[发明专利]一种GaN基绝缘栅双极型晶体管及其加工方法

说明书

本发明公开了一种GaN基绝缘栅双极型晶体管及其加工方法，其芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型Al_xGa_1‑xN缓冲层、GaN飘移区和MOS结构区。设置掩膜层可以触发GaN的外延生长模式由二维平面生长转换为柱状生长，有助于消除GaN与衬底间失配引起的应力、提高外延层的晶体质量；还能实现从GaN柱状层处进行剥离的工艺，极大地降低碎片几率，大幅度提高器件的成品率。引入N型Al_xGa_1‑xN缓冲层，以相对较小的厚度即可有效消除器件关断时的拖尾电流，提高器件性能。对于制备高成品率、低成本、小关断功耗的GaN基绝缘栅双极型晶体管具有重要意义。

技术领域

本发明涉及功率半导体电子器件及其加工方法，具体涉及一种GaN基绝缘栅双极型晶体管及其加工方法。

背景技术

相较于第一第二代半导体的Si、GaAs等材料，以GaN为代表的第三代半导体材料，由于具有更大的禁带宽度、更高的击穿电压以及良好的耐辐射耐高温性能，所以是最有潜力应用在高压、高频、高温和大功率器件领域的材料之一。

目前，GaN基绝缘栅双极型晶体管多基于GaN衬底制备而成。但由于其器件结构的特点所致，厚达数百微米的衬底在完成部分器件工艺后，需要将材料减薄至100微米左右甚至更薄，才可以进行集电极的制作，因此不仅浪费掉大部分的半导体材料，还容易导致晶圆裂片，极大地降低器件成品率。此外，如图2所示的传统绝缘栅双极型晶体管的典型结构，为了提高器件的耐压性能，通常需要将N型GaN飘移区(203)做的较厚(最厚可达100多微米)。而且，因为绝缘栅双极型晶体管的结构特点所决定，在器件关断时，往往会产生比较严重的拖尾电流，不仅会降低器件的工作频率，还会增加器件的关断功耗。为解决此问题，通常需要引入一层场截止层，以达到当MOS结构的导电沟道截止时，器件可以迅速关断的目的。但上述这些结构，都会提高器件制备工艺的难度和制备成本，故并不是解决问题的最佳途径。

发明内容

发明目的：为解决现有技术的不足，提供一种GaN基绝缘栅双极型晶体管及其加工方法。

技术方案：为实现上述目的，本发明采用下述技术方案：

一种GaN基绝缘栅双极型晶体管，其芯片结构包括由下至上依次设置的衬底、GaN或AlN缓冲层、掩膜层、GaN柱状层、GaN集电区、N型Al_xGa_1-xN缓冲层、GaN飘移区和MOS结构区。

所述衬底是半导体行业常用的蓝宝石、SiC、Si等衬底。所述GaN或AlN缓冲层，是GaN基材料外延生长时通常采用的用于缓和外延层与衬底之间晶格失配的缓冲层。

优选的，所述的掩膜层为可阻止GaN二维平面生长、触发柱状生长的半导体工艺用的掩膜材料，其覆盖率在0～100％之间。设置目的是触发GaN的外延生长模式由二维平面生长转变为柱状生长，待GaN柱状层生长达到一定厚度时，通过改变生长条件使其逐渐增粗合并。该GaN柱状层同时可作为器件制备工艺预设的剥离区，可在此处实施剥离工艺，将衬底、GaN或AlN缓冲层从器件剥离掉。

优选的，所述的GaN柱状层是在未覆盖掩膜层的区域内继续生长的GaN六棱柱状结构，并在生长时通过改变生长条件使其逐渐增粗，并最终合并成一体。

优选的，在所述的GaN柱状层处实施剥离工艺，将衬底、GaN或AlN缓冲层从器件剥离掉。

优选的，所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的P型掺杂的GaN外延层。

优选的，所述的GaN集电区是在GaN柱状层合并成一体之后继续平面二维生长的未掺杂的GaN外延层，在器件制备时通过离子注入II族的Mg或Zn元素以形成P型掺杂区。