[发明专利]制造集成电路器件的方法

说明书

公开制造集成电路器件的方法。所述方法包括：在基板上形成包括含碳的膜和含硅的有机抗反射膜的堆叠掩模结构体；通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案；和通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成包括含碳的掩模图案和轮廓控制衬料的复合掩模图案，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面。通过由所述复合掩模图案限定的多个空间将离子注入到所述基板中。

优先权声明

本申请要求2017年8月10日在韩国知识产权局提交的韩国专利申请No.10-2017-0101714的权益，将其公开内容特此全部引入作为参考。

技术领域

本发明构思涉及制造集成电路器件的方法，并且更具体地，涉及制造具有精细线宽图案的集成电路器件的方法。

背景技术

关于将集成电路器件缩小化(down-scale)的当前趋势，如果所述器件要保持高度集成，则需要更小的设计规则(rule)。在具有符合这样的减小的设计规则的精细的关键尺寸(CD)的集成电路器件的单元特征或图案之中有通过具有与所述单元特征或图案的CD对应的尺寸的开口的离子注入掩模经由离子注入工艺而形成的那些。常规地，使用光刻胶图案作为离子注入掩模。然而，存在对于通过其可形成这样的掩模的光刻工艺的分辨率的限制。因此，当制造小型化且高度集成的电路器件时，使用光刻胶图案作为离子注入掩模使得难以保证所要形成的图案或单元特征的尺寸精度。

发明内容

本发明构思提供制造集成电路器件的方法，所述方法包括在基板上形成含碳的膜，在所述含碳的膜上形成含硅的有机抗反射膜，由此在所述基板上形成由所述含碳的膜和所述含硅的有机抗反射膜构成的堆叠掩模结构体；蚀刻所述含硅的有机抗反射膜，从而形成使所述含碳的膜的选定部分暴露的含硅的有机抗反射图案；使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜以形成包括含碳的掩模图案和轮廓控制衬料(liner)的复合掩模，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定(delimit)所述开口的侧表面；和通过由所述复合掩模限定的多个空间将作为杂质的离子注入到所述基板中。

本发明构思还提供制造集成电路器件的方法，所述方法包括在基板的多个活性(有源，active)区域上形成堆叠掩模结构体，所述堆叠掩模结构体包括含碳的膜和含硅的有机抗反射膜；通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案；形成包括含碳的掩模图案和轮廓控制衬料的复合掩模，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面，其中所述复合掩模是通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成的；使用所述复合掩模作为离子注入掩模将作为杂质的离子注入到所述多个活性区域的一些中；和除去所述含硅的有机抗反射图案和所述复合掩模。

本发明构思还进一步提供制造集成电路器件的方法，所述方法包括形成在第一水平方向上彼此平行地延伸的多个鳍型活性区域，其中所述多个鳍型活性区域是通过蚀刻基板的一部分而形成的；形成填充在所述多个鳍型活性区域的相邻的鳍型活性区域之间的空间的绝缘膜；在所述绝缘膜和所述多个鳍型活性区域上形成堆叠掩模结构体，其中所述堆叠掩模结构体包括含碳的膜和含硅的有机抗反射膜；通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案；形成包括含碳的掩模图案和轮廓控制衬料的复合掩模，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面，其中所述复合掩模是通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成的；和通过如下在所述多个鳍型活性区域中形成阱(well)：使用所述复合掩模作为离子注入掩模将作为杂质离子的离子注入到所述多个鳍型活性区域的一些中。

附图说明

由结合附图考虑的本发明构思的实例的以下详细描述，将更清楚地理解本发明构思，其中：

图1显示说明根据本发明构思的制造集成电路器件的方法的实例的流程图；