[发明专利]消除反射的封装迹线设计

说明书

公开了消除反射的封装迹线设计。一种封装迹线设计技术提供反射的至少部分消除。在提供具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合至第二管芯的第一管芯的高带宽芯片到芯片链路的一个说明性方法中，所述方法包括：(a)确定电信号穿过所述第一衬底迹线的第一传播延迟，所述电信号具有预定符号间隔；(b)确定所述电信号穿过所述第二衬底迹线的第二传播延迟；以及(c)为所述第一和第二衬底迹线中的至少一个设定长度，所述长度产生所述第一和第二传播延迟之间的差值，所述差值具有等于所述预定符号间隔的一半的量值。

背景技术

集成电路(“IC”)被合并到许多电子设备中。为了提供模块化和改进的实用性，常规对IC进行封装以提供用于将IC连接到电子设备、组件和系统的印刷电路板的可焊接端子。端子通常被集成到封装衬底中，封装衬底进而提供将端子连接到IC芯片表面上的电极或焊盘的引线或印刷电路迹线。管芯、封装衬底和印刷电路板之间的电连接通常由焊料凸块或焊球提供，焊料凸块或焊球可布置成形成所谓的球栅阵列(BGA)。对于穿过芯片之间的互连的高频信号，使用传输线模型可以最好地理解信号传播。在这个模型中，凸块和焊球表示具有小阻抗失配的接口，其可以产生信号反射并由此向传送的信号中引入失真。

解决这些反射的现有技术尝试依赖于主动消除或均衡，这可能不期望地增加电路复杂度、组件计数和/或功耗。

发明内容

因此，本文公开了一种提供反射的至少部分消除的封装迹线设计，以及采用所公开的设计原理的设备和方法。在提供高带宽芯片到芯片链路(该链路具有经由第一衬底迹线、中间迹线和第二衬底迹线耦合到第二管芯的第一管芯)的一个说明性方法中，该方法包括：(a)确定电信号穿过第一衬底迹线的第一传播延迟，该电信号具有预定符号间隔；(b)确定电信号穿过第二衬底迹线的第二传播延迟；以及(c)为第一和第二衬底迹线中的至少一个设定长度，该长度产生第一和第二传播延迟之间的差值，该差值具有等于预定符号间隔的一半的量值。

说明性电子组件包括：具有发射器电路的第一管芯；具有接收器电路的第二管芯；电连接到发射器电路的第一衬底迹线；电连接到所述接收器电路的第二衬底迹线；以及一个或多个中间迹线，与第一和第二衬底迹线串联电连接以传送具有预定符号间隔的数字信号。第一衬底迹线和第二衬底迹线分别向数字信号提供第一和第二传播延迟，第一和第二传播延迟的差值具有等于预定符号间隔的一半的量值。

用于与远程收发器进行串行器-解串器(SerDes)通信的说明性封装收发器包括：具有发送器电路的第一管芯，发送器电路发送具有预定符号间隔的SerDes数据流；以及具有将发射器电路耦合到封装端子的第一衬底迹线的封装衬底。该端子被配置为经由印刷电路板迹线电连接到远程收发器，其中远程收发器具有将印刷电路板迹线耦合到第二管芯上的接收器电路的封装衬底迹线。封装衬底迹线提供预定的传播延迟。第一衬底迹线提供第一传播延迟，第一传播延迟和预定传播延迟的差值具有等于符号间隔的一半的量值。

说明性的非暂时性信息存储介质具有使计算机实现上述说明性方法的软件。

前述实施例中的每一个可以单独或组合地实现，并且可以以任何合适的组合来用以下特征中的任何一个或多个来实现：(1)制造用于封装第一和第二管芯中的至少一个的衬底，衬底具有所述长度的第一和第二迹线中的至少一个。(2)组装链路，其中所述组装包括将所述第一和第二迹线中的所述至少一个电连接到所述中间迹线。(3)第一和第二衬底迹线中的所述至少一个是较长的衬底迹线。(4)所述设置包括延长较长的衬底迹线。(5)第一管芯、第一衬底迹线、中间迹线、第二衬底迹线、和第二管芯通过经由电容耦合引入阻抗失配的焊球或凸块电连接。(6)所述第一和第二衬底迹线包括较短的衬底迹线和较长的衬底迹线。(7)所述设置包括为较短和较长的衬底迹线中的每个设定长度。(8)阻抗失配导致信号脉冲反射。(9)信号脉冲反射对准以引起第一反射的下降沿响应以消除第二反射的上升沿响应。(10)第一管芯还包括接收器电路。(11)封装衬底还包括将接收器电路耦合到第二封装端子的第二衬底迹线，第二衬底迹线提供等于所述预定传播延迟的第二传播延迟。

附图说明

在附图中：