[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底和凸出于衬底的鳍部，衬底包括周边区；形成横跨周边区鳍部且覆盖鳍部部分顶部和部分侧壁的伪栅结构，伪栅结构包括伪栅氧化层以及位于伪栅氧化层上的伪栅层，伪栅层包括刻蚀停止层和位于刻蚀停止层上的牺牲层；在伪栅结构露出的衬底上形成介质层，介质层露出伪栅结构顶部；去除周边区的伪栅层，暴露出伪栅氧化层的表面，并在介质层内形成第一开口；在第一开口内形成栅电极层，位于第一开口中的伪栅氧化层和栅电极层用于构成第一金属栅结构。本发明在去除牺牲层时，刻蚀停止层能够对周边区的伪栅氧化层起到保护作用，从而降低对伪栅氧化层的损伤，提高半导体器件的电学性能和可靠性。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

鳍式场效应管按照功能区分主要分为核心(Core)器件和周边(I/O)器件(或称为输入/输出器件)。通常情况下，周边器件的工作电压比核心器件的工作电压大的多。为防止电击穿等问题，当器件的工作电压越大时，要求器件的栅介质层的厚度越厚，因此，周边器件的栅介质层的厚度通常大于核心器件的栅介质层的厚度。

但是，现有技术形成的半导体器件的电学性能和可靠性较差。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体器件的电学性能和可靠性。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底包括周边区；形成横跨所述周边区鳍部的伪栅结构，所述伪栅结构覆盖所述周边区鳍部的部分顶部和部分侧壁，所述伪栅结构包括伪栅氧化层以及位于所述伪栅氧化层上的伪栅层，所述伪栅层包括刻蚀停止层以及位于所述刻蚀停止层上的牺牲层；在所述伪栅结构露出的衬底上形成介质层，所述介质层露出所述伪栅结构的顶部；去除所述周边区的伪栅层，暴露出所述周边区伪栅氧化层的表面，并在所述介质层内形成第一开口；在所述第一开口内形成栅电极层，位于所述第一开口中的伪栅氧化层和栅电极层用于构成所述第一金属栅结构。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述衬底包括周边区；横跨所述周边区鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶部和部分侧壁，所述伪栅结构包括伪栅氧化层以及位于所述伪栅氧化层上的伪栅层，所述伪栅层包括牺牲层以及位于所述牺牲层上的刻蚀停止层。

与现有技术相比，本发明的技术方案具有以下优点：