[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述方法包括：提供基底，基底包括衬底以及凸出于衬底的鳍部，基底用于形成NMOS晶体管；形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和部分侧壁；在栅极结构两侧的鳍部内形成第一防扩散掺杂区，掺杂离子包括Ga离子；在栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于栅极结构侧壁的方向，源漏掺杂区与第一防扩散掺杂区相邻且位于第一防扩散掺杂区远离栅极结构的一侧。本发明第一防扩散掺杂区的掺杂离子包括Ga离子，掺杂Ga离子有利于保证第一防扩散掺杂区位于源漏掺杂区和沟道区之间的鳍部内，因此可有效抑制源漏掺杂区的掺杂离子向沟道区发生横向扩散并减小沟道漏电流，进而提高半导体结构的电学性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的逐步发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不断缩短MOSFET的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET的开关速度等好处。

然而随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生，使晶体管的沟道漏电流增大。

为了减小短沟道效应对半导体器件的影响，降低沟道漏电流，超浅结技术被开发出来，超浅结可以较好地改善器件的短沟道效应，但是随着器件尺寸的不断缩小及性能需求的不断提高，结漏电流现象成为了超浅结技术亟待解决的问题。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

但是，即使在超浅结技术中引入FinFET结构，现有技术半导体结构的电学性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底用于形成NMOS晶体管；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述栅极结构两侧的鳍部内形成第一防扩散掺杂区，所述第一防扩散掺杂区中的掺杂离子包括Ga离子；在所述栅极结构两侧的鳍部内形成源漏掺杂区，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。

相应的，本发明还提供一种半导体结构，包括：基底，所述基底包括衬底以及凸出于所述衬底的鳍部，所述基底上形成有NMOS晶体管；栅极结构，横跨所述鳍部且覆盖所述鳍部的部分顶部和部分侧壁；第一防扩散掺杂区，位于所述栅极结构两侧的鳍部内，所述第一防扩散掺杂区的掺杂离子包括Ga离子；源漏掺杂区，位于所述栅极结构两侧的鳍部内，沿垂直于所述栅极结构侧壁的方向，所述源漏掺杂区与所述第一防扩散掺杂区相邻且位于所述第一防扩散掺杂区远离所述栅极结构的一侧。

与现有技术相比，本发明的技术方案具有以下优点：