[发明专利]硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模

说明书

提供硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模，所述硬掩模组合物包括由式1表示的结构和溶剂，其中在式1中，R₁‑R₈、X和M详细地描述于具体实施方式部分中。式1

对相关申请的交叉引用

本申请要求在韩国知识产权局于2017年7月14日提交的韩国专利申请No.10-2017-0089674和于2018年3月21日提交的韩国专利申请No.10-2018-0032717的权益，将其公开内容全部引入本文作为参考。

技术领域

本公开内容涉及硬掩模组合物、使用所述硬掩模组合物形成图案(和/或电子器件)的方法、和由所述硬掩模组合物形成的硬掩模。

背景技术

半导体工业已经开发了用于提供具有几到几十纳米的尺寸的图案的超精细技术。这样的超精细技术得益于有效的光刻技术。典型的光刻技术包括在半导体基底上提供材料层，在材料层上涂布光刻胶层，将其曝光和显影以提供光刻胶图案，和使用光刻胶图案作为掩模将材料层蚀刻。

为了最小化或者减小待形成的图案，通过仅使用以上描述的典型光刻技术来提供具有合乎需要的轮廓的精细图案可为困难的。因此，可在用于蚀刻的材料层与光刻胶层之间形成称作“硬掩模”的层以提供精细图案。硬掩模充当通过选择性蚀刻过程将光刻胶的精细图案传递至材料层的中间层。因此，硬掩模层需要具有耐化学性、耐热性、和抗蚀刻性，使得其可忍受多种类型的蚀刻过程。

随着半导体器件已经变成高度集成的，材料层的高度一直被保持为相同或者已经增加，但是材料层的线宽已经逐渐变窄。因此，材料层的高宽比已经增加。由于蚀刻过程可在这样的条件下进行，因此光刻胶层和硬掩模图案的高度也需要增加。然而，对于光刻胶层和硬掩模图案的高度可增加的程度存在限制。此外，在用于获得具有窄的线宽的材料层的蚀刻过程期间硬掩模图案可被损伤，并且因此器件的电特性可恶化。

在这点上，已经提出了使用单层或者其中多个导电或绝缘材料层堆叠的多层作为硬掩模的方法，其中所述单层或多层中的层可为例如多晶硅层、钨层或氮化物层。然而，所述单层或多层需要相对高的沉积温度，并且因此材料层的物理性质可改变。因此，正在开发新的硬掩模材料。

发明内容

提供具有改善的对于溶剂的溶解性和改善的稳定性的硬掩模组合物。

提供使用所述硬掩模组合物形成图案的方法。

提供由所述硬掩模组合物形成的硬掩模，所述硬掩模具有改善的抗蚀刻性。

另外的方面将部分地在随后的描述中阐明且部分地将从所述描述明晰，或者可通过所呈现的实施方式的实践而获知。

根据发明构思的一些实例实施方式，硬掩模组合物可包括溶剂和由式1表示的结构：

式1