[发明专利]一种基于Arria10 FPGA的双处理节点的信号处理系统

权利要求书

1.一种基于Arria10 FPGA的双处理节点的信号处理系统，其特征在于，该信号处理系统包括两个相同的处理节点；

每个处理节点均由一片FPGA芯片以及连接在FPGA芯片上的高速缓存DDR4和QSFP光模块组成；两处理节点的FPGA芯片通过8对高速XCVR总线相连；

所述信号处理系统具备7个VPX接插件，分别为：P₀、P₁、P₂、P₃、P₄、P₅以及P₆；所述信号处理系统通过所述VPX接插件连接外部主控板，以实现所述信号处理系统与所述外部主控板之间、以及所述信号处理系统内部两处理节点之间的数据传输；

其中P₀用于供电管理，P₀连接外部VPX电源12V/5V，在所述信号处理系统内部通过多级DC-DC转换器产出所述信号处理系统所需的不同电压值；

P₁用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间串行数据的传输，P₁通过串行快速输入输出SRIO交换芯片连接两个处理节点中的FPGA芯片，所述FPGA芯片与所述SRIO交换芯片之间通过16对SRIO数据总线连接，所述SRIO交换芯片与P₁之间通过16对SRIO数据总线连接；

P₂用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间PCIE数据的传输，P₂通过周边元件接口PCIE交换芯片连接所述FPGA芯片，所述FPGA芯片与所述PCIE交换芯片之间通过8对PCIE数据总线连接，所述PCIE交换芯片与P₂之间通过16对PCIE数据总线连接；

P₃实现自定义总线，用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间符合自定义总线协议的数据的传输，所述自定义总线为SRIO标准协议或者其他用户自定义协议，P₃通过8对高速XCVR总线连接所述FPGA芯片；

P₄用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间以太网数据的传输，P₄通过以太网交换芯片连接所述FPGA芯片，所述FPGA芯片和所述以太网交换芯片之间通过一对千兆以太网总线相连，所述以太网交换芯片和P₄之间通过2对千兆以太网SGMII接口相连；所述以太网交换芯片具备一个千兆以太网接口RJ45；

P₅为备用的VPX接插件；

P₆用于所述外部主控板与所述处理节点之间、以及两所述处理节点之间同步定时数据的传输，P₆通过同步定时总线与所述FPGA芯片相连。

2.如权利要求1所述的系统，其特征在于，所述QSFP光模块最高线速率为10Gbps。

3.如权利要求1所述的系统，其特征在于，所述高速缓存DDR4为两个DDR4控制器，每个控制器控制4GB DDR4总线，DDR4控制器支持最高时钟频率1200MHz，最高数据传输率2400Mbps。

4.如权利要求1所述的系统，其特征在于，所述信号处理系统中还集成一片DSP，所述DSP通过JTAG完成程序加载，对外支持一个UART串口通信。

5.如权利要求1所述的系统，其特征在于，每个处理节点中的FPGA芯片还外挂闪存FLASH，用于实现上电自动对FPGA芯片的工作模式以及功能参数进行加载配置；两个处理节点中的FPGA芯片通过JTAG连接，同于实现FPGA芯片的外部可配置。