[发明专利]接收器及其共模电压校准方法

说明书

本发明提供一种接收器及其共模电压校准方法。所述接收器包括感测电路、相位比较器以及自校准电路。相位比较器在测试期间比较这些感测电路的多个输出端的多个锁存结果的相位关系，而产生相位比较结果。在测试期间，自校准电路提供相同差动信号给这些感测电路的输入端，以及将这些感测电路的输入端的共模电平设定为互不相同。自校准电路依据所述相位比较结果来决定经校准共模电平。自校准电路在正常操作期间将这些感测电路的输入端的共模电平设定为此经校准共模电平。

技术领域

本发明涉及一种电子装置，且特别涉及一种接收器及其共模电压校准方法。

背景技术

在信号传输的过程中，传输通道中的信号会有相当的损失。因此，在传送器(transmitter)和/或接收器(receiver)会设置用于补偿损失的均衡器(equalizer)电路。例如，图1是说明信号传输系统的电路方块示意图。在图1所示情境中，传送器110所输出的差动信号通过传输通道120而被传送至接收器130。在信号传输的过程中，传输通道120中的信号会有相当的损失。例如图1所示传输通道120中的增益G与频率f的特性曲线，其绘示了传输通道120中的信号增益G随着频率f的增加而减少。

一般而言，信号经过传输通道120之后，信号强度可能会衰减。信号强度太小会造成噪声扰动(jitter)太大，进而会造成传输的误码率增加，影响通信质量。因此，用于补偿损失的均衡器112可以被设置在传送器110，以将传送器核心电路111所输出的差动信号增益其高频部分。相似地，用于补偿损失的均衡器131可以被设置在接收器130，以将来自于传输通道120的差动信号增益其高频部分，并将均衡后的差动信号传输至接收器核心电路132。一般而言，接收器核心电路132可能包括切分器(slicer)。

均衡器131可以是决策反馈均衡器(decision feedback equalizer，DFE)或是其他均衡器。均衡器131与接收器核心电路132具有为数不等的感测电路(例如感测放大器，sense amplifier)。这些感测电路可以锁存与增益其输入端的差动信号，以及将经锁存结果输出给下一级电路。一般而言，这些感测电路的锁存速度受到工艺、温度等因素所影响。所述锁存速度可以被定义为，从时钟触发的时间点至产生锁存结果的时间点的延迟时间。所述延迟时间越小，表示感测电路的锁存速度越快。在高速传输的应用需求中，感测电路的锁存速度越快越好。

发明内容

本发明提供一种接收器及其共模电压校准方法，用以加速感测电路的锁存速度。

本发明的实施例提供一种接收器。所述接收器包括多个感测电路、一个相位比较器以及一个自校准电路。相位比较器耦接至这些感测电路的多个输出端，以接收多个锁存结果。相位比较器在测试期间比较这些锁存结果的相位关系，而产生相位比较结果。自校准电路耦接至相位比较器，以接收相位比较结果，自校准电路耦接至这些感测电路的多个输入端。自校准电路在测试期间提供相同差动信号给这些感测电路的输入端，以及将这些感测电路的输入端的共模电平设定为互不相同。自校准电路依据所述相位比较结果来决定经校准共模电平。自校准电路在正常操作期间将这些感测电路的输入端的共模电平设定为此经校准共模电平。

本发明的实施例提供一种接收器的共模电压校准方法。所述接收器包括多个感测电路、一个相位比较器以及一个自校准电路。所述共模电压校准方法包括：由相位比较器在测试期间比较这些感测电路的多个输出端的多个锁存结果的相位关系而产生相位比较结果；由自校准电路在测试期间提供相同差动信号给这些感测电路的输入端；由自校准电路在测试期间将这些感测电路的输入端的共模电平设定为互不相同；由自校准电路依据此相位比较结果来决定经校准共模电平；以及由自校准电路在正常操作期间将这些感测电路的输入端的共模电平设定为此经校准共模电平。

基于上述，本发明诸实施例所述接收器及其共模电压校准方法，其在测试期间使用不同的共模电平测试多个感测电路，以便从这些共模电平中选择一个共模电平(称为经校准共模电平)。在正常操作期间，所述接收器将这些感测电路的共模电平设定为此经校准共模电平，以加速这些感测电路的锁存速度。