[发明专利]一种基于差分PTH过孔的主板及主板系统

说明书

本发明公开了一种基于差分PTH过孔的主板及主板系统，包括N组第一差分PTH过孔，每组第一差分PTH过孔中的两个第一差分PTH过孔的anti_pad相互独立，且每个第一差分PTH过孔的anti_pad的面积与第一差分PTH过孔的孔的面积的比值大于2/3。该种方式大大减少了甚至避免了由于两个第一差分PTH过孔的anti_pad的面积之和过大而造成的差分走线无相邻参考层的走线长度、从而造成差分走线阻抗偏高的问题；另外，通过增大anti_pad的尺寸来减少寄生电容值，降低了PTH连接器与主板结合处的阻抗，优化了PTH连接器与主板结合处的信号传输质量。

技术领域

本发明涉及主板设计技术领域，特别是涉及一种基于差分PTH过孔的主板及主板系统。

背景技术

在主板系统设计中，为了扩展更多的高速IO((Input/Output，输入/输出)接口功能，通常在主板设计时，需要并行开发诸多附属的高速IO互联子板，主板上的高速IO信号线以PCIE走线居多，其通常通过SMT(Surface Mount Technology，表面贴装技术)连接器或者PTH(Plating Through Hole，通孔直插式元件)连接器对外(例如与互联子板)转接，但由于SMT连接器比PTH连接器的成本高，因此，主板通常选用PTH连接器对外连接。

高速IO信号线中包括差分走线，相应地，主板上也会相应设置有与差分走线对应的两个差分PTH过孔(请参照图1)。因为差分PTH过孔的结构尺寸较大，因此，差分PTH过孔在与PTH连接器连接时，PTH连接器与主板结合处会产生较大的寄生电容特性，造成该结合处的传输特性阻抗偏低目标值较多(参照图2)，使得该处对信号反射偏大，影响了信号传输质量。

为了优化PTH连接器与主板结合处的阻抗质量，现有技术中通过将主板上的每组差分PTH过孔的anti_pad进行挖洞合并处理，使其形成一个完整的椭圆形，该椭圆形包围住两个差分PTH过孔，具体请参照图2，由于差分PTH过孔本身的结构就较大，合并后的anti_pad更大，虽然对PTH连接器与差分PTH过孔连接处的阻抗质量产生了较好地优化效果，但是当该差分PTH过孔与差分走线连接时会造成与差分PTH过孔连接的差分走线(请参照图3)甚至穿插该连接区域的其他差分走线(请参照图4)存在局部无相邻参考层面的问题，使得该段差分走线的阻抗值偏大(请参照图5)，进而使得该段差分走线对信号有着较大的反射，影响了信号传输质量。可见，在提高信号传输质量的问题上，现有技术中的差分PTH过孔的设计无法实现PTH连接器与差分走线的兼容。

因此，如何提高一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种基于差分PTH过孔的主板及主板系统，大大减少了甚至避免了由于两个第一差分PTH过孔的anti_pad的面积之和过大而造成的差分走线无相邻参考层的走线长度、从而造成差分走线阻抗偏高的问题；通过增大anti_pad的尺寸来减少寄生电容值，降低了PTH连接器与主板结合处的阻抗，优化了PTH连接器与主板结合处的信号传输质量。

为解决上述技术问题，本发明提供了一种基于差分PTH过孔的主板，包括N组第一差分PTH过孔，每组第一差分PTH过孔中的两个第一差分PTH过孔的anti_pad相互独立，且每个所述第一差分PTH过孔的anti_pad的面积与所述第一差分PTH过孔的孔的面积的比值大于2/3，N为正整数。

优选地，所述第一差分PTH过孔的anti_pad为椭圆形。

优选地，所述第一差分PTH过孔的anti_pad的长轴方向与PTH连接器的长度方向呈预设角，所述预设角小于90°。

优选地，所述预设角为0。

优选地，所述第一差分PTH过孔的anti_pad为长方形。