[发明专利]纳米线围栅MOS器件及其制备方法

说明书

本发明提供了一种纳米线围栅MOS器件及其制备方法。该方法在形成纳米线堆叠之后，先采用覆盖性很强的化学气相沉积工艺将介电材料填充到相邻的纳米线之间具有凹槽，使介电材料能够具有很强的填充能力，从而包裹所述纳米线的鳍结构，然后再形成跨所述鳍结构的假栅，从而使假栅材料不会填充到纳米线之间的凹槽中，进而通过刻蚀去除凹槽中的介电材料，保证了栅堆叠与纳米线之间更好地接触，进而提高了器件的性能。并且，本申请通过先在纳米线之间的凹槽中填充上述介电材料，然后再形成假栅，有效避免了现有技术中凹槽中残留假栅材料的情况，有效地降低了假栅刻蚀步骤的工艺难度，使之与目前主流量产的鳍结构场效应晶体管制造工艺兼容。

技术领域

本发明涉及半导体技术领域，具体而言，涉及一种纳米线围栅MOS器件及其制备方法。

背景技术

在先进CMOS制造中，纳米线沟道与环栅结合的方式成为解决5nm以下制程的热点技术。目前纳米线围栅MOS器件主要包括两种制备方法：第一种方法是采用外延生长的方式在衬底上生长出Si/GeSi的叠层，然后通过选择性腐蚀其中的GeSi留下Si的纳米线。其优点为工艺与FinFet工艺类似，但局限性为外延工艺的晶格缺陷要多于体硅，尤其是多层交替外延后比较难以保证外延层的晶格完美无缺，因此器件性能会收到影响。第二种方法是采用直接刻蚀衬底硅的方法(各向异性刻蚀与各向同性刻蚀交替)形成凸凹侧壁的硅条，再采用氧化的方法来形成彼此独立的纳米线。该方法做出沟道为衬底自身的单晶硅，质量比前者强，但是在替代的假栅刻蚀过程中纳米线之间的假栅材质容易残留，从而导致假栅刻蚀后的侧墙工艺(spacer无法完全覆盖住侧壁，假栅去除工艺步骤会沿着残留通道一致腐蚀形成空洞，高K金属栅回填时会填满这些空洞，会导致有效栅长偏长，并在源漏间产生寄生电容，影响器件性能。

发明内容

本发明的主要目的在于提供一种纳米线围栅MOS器件及其制备方法，以解决现有技术中在制备纳米线围栅MOS器件时假栅刻蚀过程中纳米线之间的假栅材质容易残留的问题。

为了实现上述目的，根据本发明的一个方面，提供了一种纳米线围栅MOS器件的制备方法，包括以下步骤：S1，对衬底进行刻蚀，形成纳米线堆叠，沿垂直于衬底的方向上纳米线堆叠中相邻的纳米线之间具有凹槽；S2，采用化学气相沉积工艺将介电材料填充到凹槽中，形成包裹纳米线的鳍结构，纳米线的堆叠方向为鳍结构的高度方向，介电材料；S3，形成跨鳍结构的假栅，鳍结构由沿长度方向顺次连接的第一鳍体段、第二鳍体段和第三鳍体段组成，假栅覆盖第二鳍体段，纳米线具有被第一鳍体段包裹的第一区域、被第二鳍体段包裹的第二区域以及被第三鳍体段包裹的第三区域；S4，去除第一鳍体段和第三鳍体段，以使纳米线中的第一区域和第三区域裸露，并在第一区域和第三区域中形成源/漏极；S5，去除假栅及第二鳍体段，以使纳米线中的第二区域裸露，并绕第二区域的外周形成栅堆叠结构。

进一步地，采用高深宽比填充工艺或原子层沉积工艺填充介电材料，优选介电材料为SiO₂。

进一步地，步骤S2包括以下步骤：S21，在刻蚀后的衬底上沉积介电材料，以使部分介电材料填充于凹槽中；S22，对除了填充于凹槽之外的介电材料进行各向异性刻蚀，以得到包裹纳米线的鳍结构。

进一步地，步骤S3包括以下步骤：S31，在刻蚀后的衬底上沉积假栅材料，以形成假栅预备层，假栅预备层的上表面高于鳍结构的上表面；S32，刻蚀假栅预备层，以形成位于第二鳍体段上方的凸起部，凸起部的延伸方向垂直于鳍结构的延伸方向；S33，形成包裹凸起部的掩膜层，掩膜层具有覆盖于凸起部两侧表面的侧墙，假栅预备层在凸起部的两侧具有未被掩膜层覆盖的裸露表面；S34，刻蚀去除裸露表面对应的部分预备层，以形成覆盖第二鳍体段的假栅。

进一步地，在步骤S4中，采用缓冲氧化物刻蚀液腐蚀去除第一鳍体段和第三鳍体段。