[发明专利]WIFI射频芯片参考时钟电路、时钟合成电路、应用处理器在审
| 申请号： | 201810729806.2 | 申请日： | 2018-07-05 |
| 公开（公告）号： | CN109150176A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 柳春青;郑发耀;魏建兴;廖智雄 | 申请（专利权）人： | 福州瑞芯微电子股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 福州市景弘专利代理事务所(普通合伙) 35219 | 代理人： | 林祥翔;徐剑兵 |
| 地址： | 350003 福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时钟信号 时钟合成电路 时钟选择器 参考时钟单元 时钟输入信号 应用处理器 参考时钟电路 锁相环 外部 参考时钟 有效减少 直接传输 分频器 晶振 传输 输出 节约 | ||
1.一种时钟合成电路，用于与外部参考时钟单元连接，其特征在于，所述时钟合成电路包括第一分频器、PLL锁相环单元、时钟选择器；
所述PLL锁相环单元包括鉴相器、环路滤波器、压控振荡器、第二分频器；所述第一分频器、第二分频器分别与鉴相器连接，所述鉴相器与环路滤波器连接，所述环路滤波器与压控振荡器连接，所述压控振荡器还分别与第二分频器、时钟选择器连接；
所述外部参考时钟单元用于提供时钟输入信号，所述外部参考时钟单元分别与与时钟选择器和第一分频器连接；
所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择一路时钟信号进行输出；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。
2.如权利要求1所述的时钟合成电路，其特征在于，所述时钟合成电路包括第三分频器，所述第三分频器分别与压控振荡器、时钟选择器连接。
3.如权利要求1所述的时钟选择电路，其特征在于，所述时钟合成电路还包括相位器，所述相位器与时钟选择器连接；
所述相位器用于对时钟选择器的输出信号进行变相处理，并对变相处理后的时钟信号进行输出。
4.如权利要求3所述的时钟选择电路，其特征在于，所述时钟合成电路还包括第四分频器；所述第四分频器与相位器连接；
所述第四分频器用于对经过相位器变相处理后的输出信号进行分频处理，并对分频处理后的时钟信号进行输出。
5.一种应用处理器，其特征在于，所述应用处理器包含了如权利要求1至4任一项所述的时钟选择电路。
6.一种WIFI射频芯片参考时钟电路，其特征在于，所述电路包括WIFI射频芯片、应用处理器、外部参考时钟单元；所述应用处理器内设置有时钟合成电路，所述时钟合成电路与外部参考时钟单元连接，所述WIFI射频芯片与应用处理器连接；所述应用处理器为如权利要求5所述的应用处理器；所述WIFI射频芯片的参考时钟由应用处理器时钟合成电路提供；
所述时钟选择器用于接收第一时钟信号和第二时钟信号，并选择其中一路时钟信号输出至WIFI射频芯片；所述第一时钟信号为外部参考时钟单元直接传输至时钟选择器的时钟输入信号，所述第二时钟信号为时钟输入信号经过PLL锁相环单元后传输至时钟选择器的时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于福州瑞芯微电子股份有限公司，未经福州瑞芯微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810729806.2/1.html，转载请声明来源钻瓜专利网。
