[发明专利]三态门电路

说明书

本发明公开了一种三态门电路。三态门电路包括第一NMOS管、第二NMOS管和第一或非门。利用本发明可以降低芯片面积。

技术领域

本发明涉及集成电路技术，尤其涉及到三态门电路。

背景技术

为了降低三态门对芯片面积的影响，设计了一种电路结构简单的三态门电路。

发明内容

本发明旨在解决现有技术的不足，提供一种三态门电路。

三态门电路，包括第一NMOS管、第二NMOS管和第一或非门：

所述第一NMOS管的栅极接输入端A，漏极接电源电压VCC，源极接所述第二NMOS管的漏极并作为三态门电路的输出端OUT；所述第二NMOS管的栅极接所述第一或非门的输出端，漏极接所述第一NMOS管的源极并作为三态门电路的输出端OUT，源极接地；所述第一或非门的一输入端接输入端A，另一输入端接输入端B，输出接所述第二NMOS管的栅极。

当三态门电路的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为高电平，三态门电路的输出端OUT为低电平；当三态门电路的输入端A为低电平时，输入端B为高电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为低电平，三态门电路的输出端OUT为高阻态；三态门电路的输入端A为高电平时，输入端B为高电平或低电平时，所述第一NMOS管的栅极为高电平，所述第二NMOS管的栅极为低电平，三态门电路的输出端OUT为高电平。

附图说明

图1为本发明的三态门电路的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

三态门电路，如图1所示，包括第一NMOS管10、第二NMOS管20和第一或非门30：

所述第一NMOS管10的栅极接输入端A，漏极接电源电压VCC，源极接所述第二NMOS管20的漏极并作为三态门电路的输出端OUT；所述第二NMOS管20的栅极接所述第一或非门30的输出端，漏极接所述第一NMOS管10的源极并作为三态门电路的输出端OUT，源极接地；所述第一或非门30的一输入端接输入端A，另一输入端接输入端B，输出接所述第二NMOS管20的栅极。当三态门电路的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管10的栅极为低电平，所述第二NMOS管20的栅极为高电平，三态门电路的输出端OUT为低电平；当三态门电路的输入端A为低电平时，输入端B为高电平时，所述第一NMOS管10的栅极为低电平，所述第二NMOS管20的栅极为低电平，三态门电路的输出端OUT为高阻态；三态门电路的输入端A为高电平时，输入端B为高电平或低电平时，所述第一NMOS管10的栅极为高电平，所述第二NMOS管20的栅极为低电平，三态门电路的输出端OUT为高电平。

对上述所提供的实施方式的说明，仅是本发明的优选实施方式的说明，对本技术领域的技术人员来说能够根据以上说明进行实现或使用本发明。应当指出，对于本技术领域的技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，任何不超出本发明实质精神范围内的发明创造，应视为本发明的保护范围。