[发明专利]一种降低参考电压缓冲电路功耗的方法及电路

说明书

一种降低参考电压缓冲电路功耗的方法及电路，所述方法包括步骤：在参考电压缓冲电路中引入可控时钟信号，控制参考电压缓冲电路的输出级电流的大小。本发明的降低参考电压缓冲电路功耗的方法及电路，能够在保证参考电压缓冲电路提供的参考电压的精度，以及参考电压的驱动力和快速建立的前提下，降低参考电压缓冲电路在整个转换过程中的平均功耗，以及降低混合信号系统的平均功耗。

技术领域

本发明涉及集成电路设计技术领域，特别是涉及一种降低参考电压缓冲电路功耗的方法及电路。

背景技术

本部分以现有技术中逐次逼近型模数转换器系统为例，说明现有技术中混合信号系统中参考电压缓冲电路的工作原理。图1为现有技术中逐次逼近型模数转换器系统的参考电压缓冲电路的工作原理图。

如图1所示，现有技术中逐次逼近型模数转换器系统，包括：带隙基准电路、参考电压缓冲电路，以及逐次逼近型模数转换器电路，其中，带隙基准电路，用于为后续电路产生基准电压VBGH和VBGL，以及基准电流IBIAS_BG。但是带隙基准电路产生的基准电压没有驱动力，因此需要参考电压缓冲电路增大基准电压的驱动力和提供瞬态能力，从而为逐次逼近型模数转换器电路提供具有大驱动力和强瞬态能力的参考电压VREFH和VREFL。

典型的逐次逼近型模数转换电路由采样保持电路、比较电路、逻辑控制电路、参考电压缓冲电路、锁存电路，以及去耦电容等电路模块组成。其中，采样保持电路一般由开关电容电路组成，开关电容电路中的电容阵列在逐次比较的过程中切换工作状态：存储或者释放电荷，比较结果经过逻辑控制电路置位电容阵列，并最终输出至锁存电路。

由于参考电压缓冲电路需要为采样保持电路提供精准的电压源，因此在电容阵列切换工作状态的过程中，参考电压缓冲电路为采样保持电路提供的参考电压VREFH和VREFL必须具有较大电流驱动能力，并且在半个异步时钟周期内恢复至初始值，达到较高的精度建立要求。

若图1中的逐次逼近型模数转换器系统为一个12bit125MSPS的逐次逼近型模数转换器，其一个未经调整的异步时钟周期为333ps，其瞬态最大驱动电流为6mA。也就是说，在高位开关电容切换时，参考电压VREFH和VREFL需要在异步时钟周期内提供6mA的瞬态驱动电流，并快速恢复至12bit精度。

因此参考电压缓冲电路提供的参考电压VREFH和VREFL必须同时满足大电流驱动、短恢复稳定时间、高建立精度的要求，但是现有技术中提供高瞬态响应能力的方式是，提高参考电压缓冲电路输出级的电流从而提高压摆率，会致使参考电压缓冲电路通常消耗超过逐次逼近型模数转换器系统50%的系统功耗。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种降低参考电压缓冲电路功耗的方法及电路，可以降低混合信号系统中参考电压缓冲电路的功耗。

为实现上述目的，本发明提供的参考电压缓冲电路，参考电压缓冲电路，其输入端接收前端电路产生的基准电压和基准电流，输出端为后续电路提供参考电压，其中，

所述参考电压缓冲电路，其具有可控时钟信号的输入端，控制所述参考电压缓冲电路的输出级电流的大小。

进一步地，所述参考电压缓冲电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管，以及开关元件，其中，

所述第一晶体管、所述第二晶体管的栅极分别接收所述混合信号系统的基准电压；

所述第一晶体管的漏极接收电源电压；

所述第一晶体管的源极与所述第二晶体管的漏极相连；

所述第二晶体管的源极与所述第四晶体管、所述第五晶体管的漏极相连；

所述第四晶体管、所述第五晶体管的栅极通过所述开关元件相连；