[发明专利]一种防浪涌的电源钳位电路、芯片及通信终端

说明书

本发明公开了一种防浪涌的电源钳位电路、芯片及通信终端。该电源钳位电路包括至少一个驱动单元和泄放单元，泄放单元分别连接对应的驱动单元，驱动单元分别连接同一个延时单元，延时单元和泄放单元分别连接电源电压和地线。通过沿着电源电压走线方向，依次控制驱动单元或泄放单元，或者依次控制延时单元，使得每个泄放单元的等效导通电阻和等效金属走线电阻之和相同，以抵消每个泄放单元中NMOS晶体管因金属走线长度不同导致的金属走线电阻不同而引起的NMOS晶体管导通不均匀，增强每个泄放单元的导通均匀性，从而提高本电源钳位电路的防浪涌能力，增强电子产品的可靠性。

技术领域

本发明涉及一种电源钳位电路，尤其涉及一种防浪涌的电源钳位电路(以下简称为电源钳位电路)，同时也涉及包括该电源钳位电路的芯片及相应的通信终端，属于模拟集成电路技术领域。

背景技术

在集成电路设计中，浪涌是指电源刚开通的那一瞬间产生的强力脉冲。它很可能使芯片在浪涌的一瞬间烧坏，所以芯片在设计时需要优先考虑浪涌问题。在现有技术中，芯片一般采用多级防护、逐级消减的防护原理来解决浪涌问题。

如图1所示，该多级防护电路一般包括第一级保护电路和被保护芯片内部的电源钳位电路；其中，第一级保护电路可以采用瞬态抑制二极管(Transient VoltageSuppressor吸收一个瞬间大电流，并把其两端电压箝制在一个预定的数值上，从而保护后面的电路元件不受瞬态高压尖峰脉冲的冲击；电源钳位电路设置在电源电压与地线之间，并通过该电路中的多个NMOS晶体管实现泄放瞬时大电流，进而避免芯片因瞬时大电流而被烧坏。

由于电源钳位电路的NMOS晶体管的导通均匀性会影响其浪涌保护能力，因此，通常采用增大NMOS晶体管的漏极与栅极的间距来提高其导通均匀性。但是，这种做法会增加芯片面积，降低集成度；或者，在NMOS晶体管上增加硅化物保护层来提高其导通均匀性，但这种做法会显著增加成本。

发明内容

本发明所要解决的首要技术问题在于提供一种防浪涌的电源钳位电路。

本发明所要解决的另一技术问题在于提供一种包括该电源钳位电路的芯片及相应的通信终端。

为实现上述发明目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种防浪涌的电源钳位电路，包括至少一个驱动单元和泄放单元，所述泄放单元分别连接对应的所述驱动单元，所述驱动单元分别连接同一个延时单元，所述延时单元和所述泄放单元分别连接电源电压和地线；

沿着所述电源电压走线方向，依次控制所述驱动单元或所述泄放单元，使得每个所述泄放单元的等效导通电阻和等效金属走线电阻之和相同。

其中较优地，所述延时单元包括电阻模块和电容模块，所述电阻模块的一端连接所述电源电压，所述电阻模块的另一端分别连接所述电容模块的一端和所述驱动单元的输入端，所述电容模块的另一端连接地线。

其中较优地，沿着所述电源电压走线方向，依次控制所述驱动单元，使得每个所述泄放单元的所述等效导通电阻和所述等效金属走线电阻之和相同时，所述驱动单元由奇数个反相器相互串联组成，并以第一个反相器的输入端作为所述驱动单元的输入端，以最后一个反相器的输出端作为所述驱动单元的输出端；

所述泄放单元包括相同个数的NMOS晶体管，所述驱动单元的输入端分别连接所述电阻模块的另一端，所述驱动单元的输出端分别连接对应所述泄放单元的所述NMOS晶体管的栅极，所述NMOS晶体管的漏极分别连接所述电源电压，所述NMOS晶体管的源极分别连接地线；

所述驱动单元中最后一个反相器的尺寸沿着所述电源电压走线方向依次增大。