[发明专利]图像处理系统及其内存管理方法

说明书

本发明提供一种适用于存取一主要存储器的图像处理系统，其中包含一高速缓存、一图像处理电路，以及一存储器控制器。该存储器控制器包含一命中计算电路、一决定电路与一读取电路。响应于该图像处理电路针对一组目标图像数据发出的一数据需求，该命中计算电路计算该组目标图像数据于该高速缓存中的一快取命中率。该决定电路是用以根据该快取命中率产生一预先读取决定，指出是否应进行一预先读取程序。该读取电路是用以根据该预先读取决定，选择性地至该主要存储器执行该预先读取程序。

技术领域

本发明与图像处理系统相关，并且尤其与提升图像处理系统中的存储器使用效率的技术相关。

背景技术

为了暂存供图像处理程序使用的数据，许多图像处理系统利用动态随机存取存储器(dynamic random access memory,DRAM)做为一主要存储器，并利用静态随机存取存储器(static random access memory,SRAM)做为一高速缓存(cache)。相较于主要存储器，高速缓存存取数据的速度较快，但硬件价格较高。因此，高速缓存仅用以暂存近期内刚使用过或是即将要使用的少量图像数据，而主要存储器是用以储存一个或多个视频帧(videoframe)的完整图像数据。

图1呈现一图像处理系统的局部功能方块图。在图像处理电路110需要一图像数据时，便对存储器控制器120发出数据需求，告知该图像数据的位置信息(例如该图像数据是位在哪一个视频帧中的哪一个坐标范围内)。存储器控制器120首先会据此到高速缓存130中寻找。在无法于高速缓存130寻得该图像数据的情况下，存储器控制器120会向主要存储器140发出读取请求，并自主要存储器140将该图像数据复制到高速缓存130，供图像处理电路110使用。能在高速缓存130中找到所需数据的情况称为快取命中(cache hit)，反之称为快取错失(cache miss)。

许多存储器控制器120会采用预先读取(pre-fetch)技术，亦即预测图像处理电路110接下来可能会需要哪些图像数据，并且预先将该等图像数据从主要存储器140复制到高速缓存130。图2A～图2E是用以说明何谓预先读取机制。在进行图像处理程序时，每一个视频帧会被分割为多个区块，做为图像处理的基本单位，例如图2A呈现的视频帧200内包含的区块001～003。假设图像处理电路110经过解析后已知在对区块001进行处理程序时需要图2B所示区域R1内的图像数据，并且，在采用预先读取机制的情况下，存储器控制器120会读取相邻于区域R1，且范围更大的图像数据，如图2C中的R1’的区域，预备给后续区块进行图像处理时所需的图像数据。然而，当存储器控制器120对区块002进行处理程序时，也采用一样的预先读取机制，除了图2D所示的区块002进行处理程序时需要的区域R2，存储器控制器120会读取图2E所示的比区域R2范围更大的区域R2’。如图所示，区域R1’与区域R2’两者具有重叠的区域，代表存储器控制器120要读取区域R2’的时候，会产生快取命中。相对来说，存储器控制器120此次要读取区域R2’真正需要从主要存储器140复制到高速缓存130的数据就相对减少，意味着连续读取(burst)数据的长度变短。过短的连续读取长度会对主要存储器存取的效率带来很大的影响，详述如下。

从存储器控制器120告知主要存储器140希望读取位在某一个特定地址的数据起算，到主要存储器140实际输出数据为止，中间的时间延迟量称为栏地址选通延迟(columnaddress strobe latency)，这是一个评估存储器效率的重要指标。以现有的动态随机存取存储器来说，主要存储器140包含多个存储区(memory bank)，且同一个时间点只能有一个存储区处于启动(active)状态。一般而言，栏地址选通延迟由两段延迟组成。如果储存所需数据的存储区原本处于未启动(inactive)状态，首先必须将该存储区切换为启动状态，此切换时间为第一段延迟。第二段延迟则是自处于启动状态的存储区将数据传递到主要存储器140的输出端所花费的时间。对同一个主要存储器140来说，第一段延迟是与需读取的数据量无关的一个定值，第二段延迟的长度是正比于需读取的数据量的一个不定值。