[发明专利]用于时钟同步和频率转换的设备和方法有效
申请号: | 201810682591.3 | 申请日: | 2018-06-28 |
公开(公告)号: | CN109150175B | 公开(公告)日: | 2023-02-21 |
发明(设计)人: | R·P·纳尔逊;N·E·威克斯 | 申请(专利权)人: | 美国亚德诺半导体公司 |
主分类号: | H03L7/18 | 分类号: | H03L7/18;H03L7/107 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 刘倜 |
地址: | 美国马*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 时钟 同步 频率 转换 设备 方法 | ||
1.一种分布式计时系统,包括:
源IC,包括:
时间-数字转换器TDC,被配置为通过产生表示信号的相应边沿转变发生的多个时间实例的多个数字时间戳来检测信号的计时,以及
格式转换电路,被配置为基于所述多个数字时间戳产生数字地表示信号的计时的数字计时信号;
电耦合到所述源IC的数字接口;和
目的IC,被配置为从所述数字接口接收所述数字计时信号并接收共同参考信号,其中所述目的IC被配置为基于所述数字计时信号和所述共同参考信号恢复信号。
2.根据权利要求1所述的分布式计时系统,其中所述源IC还包括同步电路,被配置为基于所述共同参考信号和局部系统时钟信号同步TDC和所述格式转换电路。
3.根据权利要求2所述的分布式计时系统,还包括系统时钟锁相回路PLL,被配置为基于局部系统参考信号产生用于所述同步电路的局部系统时钟信号。
4.根据权利要求1所述的分布式计时系统,其中所述数字接口包括串行接口。
5.根据权利要求1所述的分布式计时系统,还包括一个或多个额外的源IC,被配置为向所述数字接口提供一个或多个额外的数字计时信号。
6.根据权利要求1所述的分布式计时系统,其中所述目的IC包括格式转换电路,被配置为处理所述数字计时信号以产生表示信号的多个转换时间的多个参考数字时间戳。
7.根据权利要求6所述的分布式计时系统,还包括DPLL,被配置为基于所述多个参考数字时间戳恢复信号。
8.根据权利要求6所述的分布式计时系统,其中所述源IC还包括同步电路,被配置为基于所述共同参考信号和局部系统时钟信号来同步格式转换电路。
9.根据权利要求8所述的分布式计时系统,还包括系统时钟PLL,被配置为基于局部系统参考信号产生用于所述同步电路的局部系统时钟信号。
10.根据权利要求1所述的分布式计时系统,还包括一个或多个额外的目的IC,被配置为从计时接口接收数字计时信号,并基于所述数字计时信号和所述共同参考信号恢复信号。
11.根据权利要求1所述的分布式计时系统,其中所述目的IC恢复所述信号的频率。
12.根据权利要求1所述的分布式计时系统,其中所述目的IC恢复所述信号的频率和所述信号的相位。
13.一种时钟同步和频率转换集成电路IC,包括:
第一引脚,被配置为接收数字计时信号,所述数字计时信号指示使用共同参考信号产生并表示信号的相应边沿转变发生的多个时间实例的多个数字时间戳;
第二引脚,被配置为接收共同参考信号;
格式转换电路,被配置为处理所述数字计时信号以产生多个参考数字时间戳;
数字锁相回路DPLL,被配置为从所述多个参考数字时间戳恢复信号;和
同步电路,被配置为基于所述共同参考信号和局部系统时钟信号来同步格式转换电路和DPLL。
14.根据权利要求13所述的时钟同步和频率转换集成电路IC ,其中所述DPLL恢复所述信号的频率。
15.根据权利要求13所述的时钟同步和频率转换集成电路IC ,其中所述DPLL恢复所述信号的频率和所述信号的相位。
16.根据权利要求13所述的时钟同步和频率转换集成电路IC ,还包括:第三引脚,被配置为接收局部系统参考信号;和系统时钟PLL,被配置为基于所述局部系统参考信号产生用于所述同步电路的局部系统时钟信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司,未经美国亚德诺半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810682591.3/1.html,转载请声明来源钻瓜专利网。