[发明专利]双面电容器结构及其制备方法

说明书

本发明提供一种双面电容器结构的制备方法，该方法包括：1）提供一半导体衬底，于半导体衬底上形成叠层结构，2）于叠层结构上形成图形化掩膜层，基于图形化掩膜层于叠层结构中刻蚀出多个电容孔；3）于电容孔的底部及侧壁形成下电极层；4）于步骤3）得到的结构上形成掩膜层，基于掩膜层于叠层结构上形成掩膜开口，开口暴露出电容孔的20%~60%内孔径面积，基于掩膜开口，去除牺牲层；5）于下电极层的内表面及外表面形成电容介质层，于电容介质层的外表面形成上电极层。本发明采用不同的开孔方式，通过控制电容开孔面积及使用支撑层刻蚀气体源，从而形成密度更密，机械强度更强且可保证电容值的双面电容器。

技术领域

本发明涉及集成电路制造领域，特别是涉及一种双面电容器结构及其制备方法。

背景技术

动态随机存取存储器((Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。

随着制程工艺持续演进，DRAM集成度不断提高，元件尺寸不断地微缩，电容器储存电荷容量也面临考验。现有的动态随机存储器中的电容器多为单面电容器结构，严重限制了单位面积内电容值的提高，如图1所示，所述电容器包括下电极层1ˊ，电容介质层2ˊ，上电极层3ˊ。

为了进一步提高电容器的储存电荷，一种增加电极板表面积的双面DRAM电容器结构日益受到重视。专利公开号为TWI440190B的专利文献公开了一种堆叠式随机动态存取记忆体之双面电容之制造方法，包括以下步骤：于电容器沟槽中填入牺牲层；披覆第一覆盖层与第二覆盖层于牺牲层上；将位于牺牲层上之部分的该第二覆盖层予以改质；移除位于未改质部分的第二覆盖层及第一覆盖层，以裸露出部分之该牺牲层；沿着该牺牲层之裸露部分进行蚀刻，以裸露出电极层；去除该电极层之裸露部分，以裸露出氧化层；以及去除牺牲层以及氧化层，借此，该些电极层系对应形成复数个双面电容。专利公开号为TWI399831B的专利文献也公开了一种堆叠式随机动态存取记忆体之电容结构之制造方法，包括以下步骤：在一介电层上沉积一支撑层；在该支撑层中形成数个支撑层开口；在每一个支撑层开口中填入一缓冲氧化物；于该介电层中制作数个电容器沟槽，且该电容器沟槽系分布于该支撑层开口之间；于每一个电容器沟槽的内壁上形成一电极层；以及沿着这些支撑层开口进行蚀刻，以去除填入该些支撑层开口之缓冲氧化物及位于相邻的电容器沟槽的电极层之间的介电层，借此，该些电极层系高对称地形成复数个双面电容。

然而，目前双面DRAM电容器结构的制作工艺都较为复杂，其电极结构较易倒塌，制得结构的强度、良率等均有待提高，特别是去除牺牲层时，电容孔的开孔面积对电容器的性能有较大影响，当开孔面积过大，容易造成电容器倒塌及短路，当开孔面积过小，容易导致牺牲层无法完全去除，从而减少电容面积及降低电容值。有鉴于此，对于如何在保证牺牲层可完全去除的同时使电容器不易倒塌的问题，实有必要对传统的DRAM电容器工艺进行改良。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双面电容其结构及其制备方法，用于解决现有技术中在去除牺牲层时，电容孔的开孔面积过大容易造成电容器倒塌及短路，电容孔的开孔面积过小牺牲层无法完全去除，导致电容面积减少及电容值降低的问题。

为实现上述目的及其他相关目的，本发明提供一种双面电容器结构的制备方法，包括如下步骤：

1)提供一半导体衬底，于所述半导体衬底上形成叠层结构，所述叠层结构包括交替层叠的支撑层及牺牲层；

2)于所述叠层结构上形成图形化掩膜层，基于所述图形化掩膜层于所述叠层结构中刻蚀出多个电容孔；

3)于所述电容孔的底部及侧壁形成下电极层，所述支撑层连接所述下电极层；