[发明专利]基于线性反馈的多模混合可重构PUF单元电路

权利要求书

1.一种基于线性反馈的多模混合可重构PUF单元电路，其特征在于包括存储型随机源、线性反馈移位寄存器、串转并模块和仲裁器PUF，所述的存储型随机源具有控制端、使能端和8位并行输出端；所述的线性反馈移位寄存器具有8位并行输入端、串行输出端、清零端、置数端和时钟端；所述的串转并模块具有串行输入端、时钟端和16位并行输出端；所述的仲裁器PUF具有输入端、16位并行控制端和输出端；所述的存储型随机源的控制端用于接入字线控制信号，所述的存储型随机源的使能端用于接入使能信号，所述的线性反馈移位寄存器的清零端用于接入清零信号，所述的线性反馈移位寄存器的置数端用于接入置数信号，所述的线性反馈移位寄存器的时钟端和所述的串转并模块的时钟端均接入时钟信号，所述的仲裁器PUF的输入端接入输入信号，所述的仲裁器PUF的输出端用于输出PUF输出响应，所述的存储型随机源的8位并行输出端和所述的线性反馈移位寄存器的8位并行输入端一一对应连接，所述的线性反馈移位寄存器的串行输出端和所述的串转并模块的串行输入端连接，所述的串转并模块的16位并行输出端和所述的仲裁器PUF的16位并行控制端一一对应连接；

所述的存储型随机源包括结构相同的八个存储单元，每个所述的存储单元分别具有控制端、使能端和输出端，八个所述的存储单元的控制端连接且其连接端为所述的存储型随机源的控制端，八个所述的存储单元的使能端连接且其连接端为所述的存储型随机源的使能端，第m个所述的存储单元的输出端为所述的存储型随机源的8位并行输出端的第m位，m＝1，2，…，8；所述的存储单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第一二输入与非门、第二二输入与非门和第一反相器；所述的第一二输入与非门和所述的第二二输入与非门分别具有第一输入端、第二输入端和输出端，所述的第一PMOS管的源极、所述的第二PMOS管的源极、所述的第三PMOS管的源极、所述的第四PMOS管的源极、所述的第五PMOS管的源极和所述的第六PMOS管的源极均接入电源，所述的第一PMOS管的栅极、所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极和所述的第四NMOS管的漏极连接，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极、所述的第三NMOS管的漏极和所述的第四NMOS管的栅极连接，所述的第一NMOS管的栅极和所述的第二NMOS管的栅极连接且其连接端为所述的存储单元的控制端，所述的第一NMOS管的源极和所述的第七NMOS管的栅极连接，所述的第二NMOS管的源极和所述的第八NMOS管的栅极连接，所述的第三NMOS管的源极和所述的第四NMOS管的源极均接地，所述的第三PMOS管的栅极、所述的第六PMOS管的栅极和所述的第九NMOS管的栅极连接且其连接端为所述的存储单元的使能端，所述的第三PMOS管的漏极、所述的第四PMOS管的漏极、所述的第五PMOS管的栅极、所述的第五NMOS管的漏极、所述的第六NMOS管的栅极和所述的第一二输入与非门的第一输入端连接，所述的第四PMOS管的栅极、所述的第五PMOS管的漏极、所述的第六PMOS管的漏极、所述的第五NMOS管的栅极、所述的第六NMOS管的漏极和所述的第二二输入与非门的第二输入端连接，所述的第五NMOS管的源极和所述的第七NMOS管的漏极连接，所述的第六NMOS管的源极和所述的第八NMOS管的漏极连接，所述的第七NMOS管的源极、所述的第八NMOS管的源极和所述的第九NMOS管的漏极连接，所述的第九NMOS管的源极接地，所述的第一二输入与非门的第二输入端和所述的第二二输入与非门的输出端连接，所述的第一二输入与非门的输出端、所述的第二二输入与非门的第一输入端和所述的第一反相器的输入端连接，所述的第一反相器的输出端为所述的存储单元的输出端。