[发明专利]SRAM写操作追踪电路

权利要求书

1.一种SRAM写操作追踪电路，其特征在于，包括：

模拟存储单元电路，与补偿电路耦接，适于模拟SRAM存储单元；

补偿电路，输入端与所述模拟存储单元电路的内部存储节点输出端耦接，输出端与时钟产生电路耦接，适于对所述模拟存储单元电路的内部存储节点输出端的输出电压进行补偿，以增加所述内部存储节点输出端的输出电压从高电平跳变至低电平的延时；

反相电路；

所述反相电路，包括：第二NMOS管以及第一PMOS管，其中：

所述第二NMOS管，栅极与所述补偿电路的输出端耦接，源极输入低电平，漏极与所述第一PMOS管的漏极耦接；

所述第一PMOS管，栅极与所述模拟存储单元电路的内部存储节点输出端耦接，源极输入高电平；

所述补偿电路包括：第一NMOS管；所述第一NMOS管的栅极输入高电平，所述第一NMOS管的漏极与所述模拟存储单元电路的内部存储节点输出端连接，所述第一NMOS管的源极与所述第二NMOS管的栅极耦接，且所述第一NMOS管的源极为所述补偿电路的输出端。

2.如权利要求1所述的SRAM写操作追踪电路，其特征在于，还包括：延迟电路；所述延迟电路的输入端与所述补偿电路的输出端耦接，所述延迟电路的输出端与所述时钟产生电路耦接。

3.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述补偿电路还包括：

储能装置，第一端与所述第一NMOS管的漏极耦接，第二端与所述第一NMOS管的源极耦接，适于存储电能，并在检测到芯片内部工作电压小于预设值时放电。

4.如权利要求3所述的SRAM写操作追踪电路，其特征在于，所述储能装置为电容。

5.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述第一PMOS管的源极与所述第一PMOS管的衬底耦接。

6.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述第二NMOS管的源极与所述第二NMOS管的衬底耦接。

7.如权利要求1所述的SRAM写操作追踪电路，其特征在于，所述模拟存储单元电路，包括：第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管以及第四NNOS管，其中：

所述第二PMOS管，源极输入高电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的源极耦接；

所述第三PMOS管，源极输入高电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的源极耦接；

所述第四PMOS管，源极与所述第二PMOS管的漏极耦接，栅极与所述第三NMOS管的栅极耦接，漏极与所述第三NMOS管的漏极耦接；

所述第五PMOS管，源极与所述第三PMOS管的漏极耦接，栅极与所述第四NMOS管的栅极耦接，漏极与所述第四NMOS管的漏极耦接；

所述第三NMOS管，源极输入低电平，栅极与所述第四PMOS管的栅极耦接，漏极与所述第四PMOS管的漏极耦接；

所述第四NMOS管，源极输入低电平，栅极与所述第五PMOS管的栅极耦接，漏极与所述第五PMOS管的漏接耦接。