[发明专利]半导体装置及其制造方法

说明书

本公开涉及半导体装置及其制造方法。本发明的目的之一在于提供一种半导体装置，该半导体装置通过将包括鳍式晶体管的MONOS存储器的鳍的形状导致的电子和空穴到电荷累积膜中的注入分布的不均匀性缓和来具有改善的可靠性。在形成在鳍之上的构造存储器单元的存储器栅极电极中，与ONO膜邻接的覆盖鳍的上表面的部分和与ONO膜邻接的覆盖鳍的侧表面的部分分别由功函数不同的电极材料制成，它们之间的边界表面位于鳍的上表面下方。

相关申请的交叉引用

于2017年6月22日提交的日本专利申请No.2017-122001的公开(包括说明书、附图和摘要)通过引用整体并入本文。

技术领域

本发明涉及半导体装置的结构和制造该装置的方法，特别涉及在应用于包括鳍式晶体管的半导体装置时有效的技术。

背景技术

提出了具有突出半导体层的电场效应晶体管(该晶体管在下文中将被称为“鳍式电场效应晶体管”并且缩写为“FinFET”)以便减小由于小型化而引起的短沟道效应，突出半导体层即从衬底的平面向上突出并且在大致垂直于衬底的平面的至少两个平面(两个侧表面)上具有沟道区的层。

FinFET被成形为在二维衬底上具有三维结构。假设衬底的面积相等，则该晶体管的电流驱动能力大于平面晶体管的电流驱动能力。由于栅极具有在其中缠绕沟道的结构，因此栅极具有高沟道可控性，并且在装置关断时的泄漏电流大大降低。因此可以实现具有高操作速率、以低功耗驱动的电场晶体管，并且有助于以小型化的形式来提供。

已广泛使用EEPROM(电可擦除和可编程只读存储器)作为电可编程和可擦除非易失性半导体存储器装置。以现在流行的闪速存储器为代表的这种存储器装置通过在MISFET的栅极绝缘膜中提供电荷累积区并利用由该区引起的阈值电压的非易失性改变来存储数据。通过从MISFET的沟道电流值确定阈值电压来执行读出。使用由绝缘膜或绝缘膜中的捕获能级围绕的浮置栅极电极来实现电荷的累积。

作为这种闪速存储器，存在使用MONOS(金属氧化物氮化物氧化物半导体)膜的分裂栅极单元。该分裂栅极MONOS的特征在于，由于在SiN膜中捕获电荷，因此可以实现高电荷保持特性(可靠性)并且由于使用薄膜栅极氧化物膜用于控制栅极，因此可以高速且低功耗读出。

本发明人一直致力于研究和开发具有如上所述的非易失性存储器单元的半导体装置，并且他们现在正在开发分裂栅极型Fin-MONOS装置。

作为该技术领域中的背景技术，例如存在专利文献1的技术。专利文献1公开了包括FinFET的分裂栅极MONOS存储器。

[专利文献]

[专利文献1]日本未审查专利申请公开No.2006-41354

发明内容

在包括FinFET的存储器单元中，由于从衬底突出的半导体层的特征形状(以下称为“突出半导体层”，也可以称为“鳍”)，因此电场集中发生在鳍的上部部分的圆形部分(拐角部分)处。因此担心电荷保持膜(ONO膜)由于在数据重写时施加的电压而劣化，这可能导致重写劣化或数据保持特性恶化。

根据这里的描述和附图，另外问题和新颖特征将变得明显。

根据这里公开的一个实施例，在包括FinFET的MONOS存储器中，构造存储器单元的存储器栅极电极的上部部分和下部部分由功函数各不相同的电极材料制成，并且它们之间的边界表面位于鳍的上表面下方。

上述一个实施例可以提供具有改善的可靠性的半导体装置。

附图说明

图1是示出根据本发明的第一实施例的半导体芯片的布局构造的示意图；

图2是示出根据本发明的第一实施例的半导体装置的一部分的平面图；