[发明专利]用于使用过取样架构实现软件定义无线电的方法和设备

说明书

各种实施例涉及一种用于对RF载波信号进行过取样的方法和设备，所述方法包括：由ADC接收所述RF载波信号；由所述ADC使用为所述RF载波信号的至少四倍的选定时钟信号对所述RF载波信号进行取样；由RF‑DSP以因子二对所述RF载波信号下取样以产生I通道数据和Q通道数据；由所述RF‑DSP混合所述I通道数据和所述Q通道数据；以及由所述RF‑DSP将所述I通道数据和Q通道数据输出到基带DSP。

技术领域

本公开大体上涉及用于对信号进行过取样的方法，且更具体地说涉及(而不排除其它)一种近场通信(“NFC”)集成电路，其使用时钟信号对信号载波进行过取样，这增加模/数转换器的取样频率(“ADC”)。

背景技术

当前模拟前端集成电路包括用于信号预处理的复杂部件，例如混频器或基带放大器(baseband amplifier，BBA)，其在使用两个单独ADC数字化接收到的信号之前使所述接收到的信号放大或衰减。

如图1中所示出，集成电路100包括天线101、高频衰减器(“HF-ATT”)102、两个混频器103和104、两个低通滤波器105、106、两个BBA 107、108、两个ADC 109、110，以及DSP 111。

因为两个信号路径可用，所以每一功能需要被实施两次，这向系统增加了冗余。具有两个信号路径的原因是所发射信息可能位于载波信号的振幅或相位中，或者位于它们两者中。

因此，需要I/Q解调来重建所发射信号以便获得必需的数据。

需要两个花费更大芯片空间和更多功率消耗的ADC 109和110，且因为集成电路100在一个时钟相对于另一时钟相移90°的情况下需要产生两个时钟，所以在相移通道中存在滞后时间，其将另外的噪声添加到信号从而导致较低的SNR。

此外，图1中的混频器103和104可能展现较差电源抑制，这将另外的噪声添加到信号，且混频器103和104可能归因于时钟信号的不确定性而执行相位噪声到幅度噪声的转换。

发明内容

下文呈现各种实施例的简要概述。实施例满足了创建集成电路的需要，所述集成电路利用单个ADC以增加的速度取样以实现必要的功能，而无需使用冗余部件进行繁琐的模拟信号预处理。

为了克服现有技术的这些和其它缺点并且鉴于目前需要创建利用以增加的速度取样的单个ADC的集成电路，提出了各种示例性实施例的简要概述。在以下概述中可以做出一些简化和省略，其意在突出并介绍各种示例性实施例的一些方面，但不限制本发明的范围。

足以允许本领域的一般技术人员产生且使用发明性概念的优选示例性实施例的详细描述将跟随在稍后的章节中。

本文所描述的各种实施例涉及一种用于对RF载波信号进行过取样的方法，所述方法包括：由模/数转换器(“ADC”)接收RF载波信号；由所述ADC使用为RF载波信号的至少四倍的选定时钟信号对RF载波信号进行取样；由数字信号处理器(“DSP”)以因子二对RF载波信号下取样以产生I通道数据和Q通道数据；以及由所述DSP混合I通道数据和Q通道数据。

在本公开的一实施例中，所述方法进一步包括在混合I通道数据和Q通道数据之后由RF-DSP应用移动平均滤波器。

在本公开的一实施例中，所述方法进一步包括由DSP将I通道数据和Q通道数据输出到基带DSP。

在本公开的一实施例中，移动平均滤波器是被配置成减少噪声的低通滤波器。

在本公开的一实施例中，所述ADC从RF通道接收RF载波信号。

在本公开的一实施例中，DSP包括延迟单元，其使I通道数据和Q通道数据中的至少一个延迟单一取样周期。