[发明专利]使用不均匀欠采样来实现软件定义无线电的方法和设备

说明书

各种实施例涉及一种用于对RF载波信号进行欠采样的方法和设备，所述方法包括：通过模数转换器接收所述RF载波信号；通过多路复用器选择时钟信号，所述时钟信号包括移相的第一时钟信号和第二时钟信号；通过所述ADC接收具有小于所述RF载波信号的频率的频率的所述时钟信号；通过所述ADC使用所选时钟信号对所述RF载波信号进行采样；以及通过数字信号处理器将所述RF载波信号解调成用于I/Q解调的I信道数据和Q信道数据。

技术领域

本公开大体上涉及用于对信号进行欠采样的方法，且更具体但非排他地，涉及一种使用减小模/数转换器(Analog to Digital Converter，“ADC”)的采样频率的时钟信号对信号载波进行欠采样的近场通信(Near Field Communication，“NFC”)集成电路。

背景技术

当前的模拟前端集成电路包括用于信号预处理的复杂部分，例如混频器或基频放大器(baseband amplifier，BBA)，所述复杂部分在使用两个单独ADC对接收到的信号进行数字化之前放大或者衰减所述接收到的信号。

如图1中所示出，集成电路100可以包括天线101、高频衰减器(High FrequencyAttenuator，“HF-ATT”)102、两个混频器103和104，两个低通105、106，两个BBA 107、108，两个ADC 109、110，和DSP 111。

因为两个信号路径本质上是必须的，所以每一功能需要被实施两次，这给系统增加了冗余。具有两个信号路径的原因是所传输的信息可能位于载波信号的幅度或位于载波信号的相位中，或者位于它们两者中。

因此需要I/Q解调来重构所传输信号以获得必需数据。

需要两个ADC 109和110，这需要更大的芯片空间和更高的功耗，并且因为集成电路100需要产生两个时钟，其中一个时钟从另一个移相90°，所以移相信道中存在滞后时间，这向信号添加了额外噪声，从而促使SNR变低。

另外，图1中的混频器103和104可能呈现了不佳的电源抑制，从而向信号添加了额外噪声，并且混频器103和104可能因时钟信号的不确定性而执行相位噪声到幅度噪声的转换。

发明内容

各种实施例的简要概述在下文呈现。实施例解决了对形成利用以降低的速度进行采样以实现必要的功能的单个ADC的集成电路的需要，而无需使用冗余部分进行繁琐的模拟信号预处理。

为了克服现有技术的这些和其它缺点，且鉴于目前需要产生利用以降低的速度进行采样的单个ADC的集成电路，提出了各种示例性实施例的简要概述。在以下概述中可做出一些简化和省略，意在突出和介绍各种示例性实施例的一些方面，但不限制本发明的范围。

将在之后的章节中呈现足以允许本领域普通技术人员产生且使用发明性概念的优选的示例性实施例的详细描述。

本文所描述的各种实施例涉及用于对RF载波信号进行欠采样的方法，所述方法包括：通过模数转换器(“ADC”)接收RF载波信号；通过多路复用器选择时钟信号，所述时钟信号包括第一时钟信号和从所述第一时钟信号移相的第二时钟信号；通过ADC接收具有小于RF载波信号的频率的频率的时钟信号；通过ADC使用所选时钟信号对RF载波信号进行采样；以及通过数字信号处理器(digital signal processor，“DSP”)解调RF载波信号。

在本公开的一个实施例中，所述方法另外包括通过本地振荡器将时钟选择信号输出到多路复用器。

在本公开的一个实施例中，通过ADC的采样延迟载波周期的四分之一。

在本公开的一个实施例中，I信道数据与Q信道数据之间的相移是90度。

在本公开的一个实施例中，被多路复用器选择的时钟信号与本地振荡器的时钟选择信号频率相同。