[发明专利]一种视频ADC器件的老练升筛系统

权利要求书

1.一种视频ADC器件的老练升筛系统，其特征在于：

包括设置在实验环境内的视频信号发生器和老练实验板，设置在实验环境外的电源、接口转换板以及上位机；所述实验环境为具有高/低温环境、真空环境以及辐射环境中的多种组合的实验环境；

老练实验板包括电源管理模块、N个视频ADC器件测试单元、第一FPGA芯片、第一数据接口芯片以及指令接口芯片；其中N≥1；

视频ADC器件测试单元包括PCB板、以及安装在PCB板上的电流监控芯片、AD7490芯片、ADC压接座以及测温芯片；

ADC压接座上安装待检测视频ADC器件；

测温芯片安装位置靠近待检测视频ADC器件，并将测量的待检测视频ADC器件的温度值传输至第一FPGA芯片；测温芯片采用ADT7310芯片；

电流监控芯片输入端通过电源管理模块与电源连接，电流监控芯片输出端通过AD7490芯片将电流信号转化为具体数值后传输至第一FPGA芯片；所述电流监控芯片为两组INA214-Q1芯片，分别用于接收电源提供的1.8V和3.3V电压；

视频信号发生器产生并发送适用于待检测视频ADC器件的视频模拟信号；

第一FPGA芯片依次通过第一数据接口芯片、接口转换板向上位机发送待检测视频ADC器件的数据；

所述第一FPGA芯片内部运行的程序模块包括时钟管理模块、N个数据拼接模块、数据轮循模块、输出时序模块以及串口指令解析执行模块；

时钟管理模块用于接收外部晶振的时钟信号并产生第一FPGA芯片工作需要的多种时钟信号；

N个数据拼接模块与所述N个视频ADC器件测试单元一一对应，用于接收N个视频ADC器件测试单元发送的视频数据、温度数据以及电流数据，并将实时的温度数据和电流数据拼接在每一帧视频数据之前组成一个数据包；

数据轮循模块对N个数据拼接模块的数据包采用轮流循环的方式接收，同一时间只接收一个数据拼接模块的数据包并发送给输出时序模块，丢弃另外N-1个数据拼接模块的数据包；

输出时序模块用于将数据轮循模块输出的数据包按照第一数据接口芯片要求的时序输出；

串口指令解析执行模块用于解析指令接口芯片发来的指令数据，并按指令要求将多个待检测视频ADC器件配置成不同的工作模式，从而实现对不同工作状态下待检测视频ADC器件的功能和性能的测试；

上位机依次通过接口转换板、指令接口芯片将指令发送至第一FPGA芯片后对待检测视频ADC器件进行控制；

同时，上位机采集依次通过第一FPGA芯片、第一数据接口芯片、接口转换板发送来的数据，并对数据进行分析和显示，包括显示每一片待检测视频ADC器件的工作正常/工作异常以及每路视频模拟信号的均值、噪声和信噪比；

该系统能够获取多片待检测视频ADC器件在上述实验环境下不同工作状态下输出的数据，同时监控每片待检测视频ADC器件的工作温度和电流，用于后期对每片待检测视频ADC器件的性能进行评价和筛选。

2.根据权利要求1所述的视频ADC器件的老练升筛系统，其特征在于：所述接口转换板包括第二FPGA芯片、第二数据接口芯片以及指令接口芯片；

第二FPGA芯片内部运行的程序模块包括时钟管理模块、接收时序模块、串口指令解析和下发模块、数据缓冲模块以及Cameralink时序模块；

时钟管理模块用于接收外部晶振的时钟信号并产生第二FPGA芯片工作需要的多种时钟信号；

接收时序模块用于将老练实验板发送来的数据包按照第二数据接口芯片要求的时序输出至数据缓冲模块；

上位机的控制指令依次通过Cameralink时序模块、串口指令解析和下发模块后根据指令接口芯片发送给老练实验板。

3.根据权利要求2所述的视频ADC器件的老练升筛系统，其特征在于：所述第一数据接口芯片包括LVDS接口芯片和高速串行数据编码接口芯片，与之相配的，输出时序模块包括与LVDS接口芯片连接的LVDS输出时序模块以及与高速串行数据编码接口芯片连接的编码芯片时序模块；

第二数据接口芯片包括LVDS接口芯片和高速串行数据解码接口芯片，与之相配的，接收时序模块包括与LVDS接口芯片连接的LVDS输入时序模块以及与高速串行数据解码接口芯片连接的解码芯片时序模块。

4.根据权利要求3所述的视频ADC器件的老练升筛系统，其特征在于：所述指令接口芯片为RS485串口芯片。