[发明专利]一种半导体器件及其形成方法

说明书

在衬底上方形成FinFET器件的鳍结构。在鳍结构上方形成第一层。在鳍结构上方和第一层上方形成栅极层。可以将栅极层图案化成包裹在鳍结构周围的栅极堆叠件。在第一层上方并且在栅极堆叠件上方形成第二层。实施第一蚀刻工艺以去除第二层的形成在鳍结构上方的部分，第一层在第一蚀刻工艺期间用作蚀刻停止层。实施第二蚀刻工艺以去除第一层的部分以暴露鳍结构的部分。去除第一层的部分基本不影响第二层。在鳍结构的暴露部分上外延生长源极/漏极区。本发明实施例涉及一种半导体器件及其形成方法。

技术领域

本发明实施例涉及一种半导体器件及其形成方法。

背景技术

半导体产业已经进入到纳米技术工艺节点以追求更高的器件密度、更高的性能和更低的成本。随着这种进步的发生，来自制造和设计问题的挑战已经导致了诸如鳍式场效应晶体管(FinFET)器件的三维设计的发展。利用从衬底延伸的薄“鳍”(或鳍式结构)来制造典型的FinFET器件。鳍通常包括硅并且形成晶体管器件的主体。在这种垂直鳍中形成晶体管的沟道。在鳍上方(例如，包裹环绕鳍)提供栅极。这种类型的栅极允许更好地控制沟道。FinFET器件的其他优势包括降低的短沟道效应和更高的电流。

然而，传统的FinFET器件仍然可能具有特定缺点。一个缺点是，尚未优化传统的FinFET制造限定源极/漏极区的方式。例如，FinFET器件可能在形成源极/漏极区时遭受外延选择性损失。

因此，虽然现有的FinFET器件及其制造通常已经满足它们的预期目的，但是它们在每个方面还没有完全令人满意。

发明内容

根据本发明的一些实施例，提供了一种形成半导体器件的方法，包括：在衬底上方形成FinFET器件的鳍结构；在所述鳍结构上方形成第一层；在所述鳍结构上方且在所述第一层上方形成栅极层；将所述栅极层图案化成包裹在所述鳍结构周围的栅极堆叠件；在所述第一层上方和所述栅极堆叠件上方形成第二层；实施第一蚀刻工艺以去除所述第二层的形成在所述鳍结构上方的部分，其中，在所述第一蚀刻工艺中，在所述第一层和所述第二层之间存在第一蚀刻选择性，从而使得在所述第一蚀刻工艺期间所述第一层用作蚀刻停止层；实施第二蚀刻工艺以去除所述第一层的部分以暴露所述鳍结构的部分，其中，在所述第二蚀刻工艺中，在所述第一层和所述第二层之间存在第二蚀刻选择性，从而使得所述第一层的部分的去除不影响所述第二层；以及在所述鳍结构的暴露部分上外延生长源极/漏极区。

根据本发明的另一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外；源极/漏极区，设置在所述鳍结构的上部的侧壁上；以及含金属材料，设置在所述鳍结构的下部的侧壁上。

根据本发明的又一些实施例，还提供了一种半导体器件，包括：鳍结构，突出于衬底之外，其中，所述鳍结构的上部包括凹槽；源极/漏极区，设置在所述鳍结构上方，其中，所述源极/漏极区填充所述凹槽；以及含金属材料，设置在所述源极/漏极区的下部的侧壁上，并且其中，所述含金属材料设置在所述源极/漏极区的上部的下面。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1是示例性FinFET器件的立体图。

图2A-图12A是根据本发明的实施例的在各个制造阶段处的FinFET器件的Y切割截面侧视图。

图5B-图8B和图10B-12B是根据本发明的实施例的在各个制造阶段处的FinFET器件的X切割截面侧视图。

图4B是根据本发明的实施例的在制造阶段处的FinFET器件的顶视图。

图5C、图7C、图8C和图11C是根据本发明的实施例的在不同制造阶段处的FinFET器件的三维立体图。