[发明专利]调整数字增益以使环路带宽保持一致的数字锁相环电路

权利要求书

1.一种数字锁相环电路，包括：

相位频率检测器，其被配置为，

产生与参考信号的第一相位和反馈信号的第二相位之间的顺序相关联的第一检测值，并且

响应于所述参考信号基于所述第一检测值来产生第二检测值；

带宽校准器，其被配置为，

将所述第二检测值的信号电平放大增益值，以产生放大的检测值，并且

基于所述第一检测值来调整所述增益值；

数字环路滤波器，其被配置为基于所述放大的检测值来产生数字码；以及

数字控制振荡器，其被配置为产生具有与所述数字码相对应的频率的输出信号，

其中，所述反馈信号基于所述输出信号产生并被反馈到所述相位频率检测器。

2.根据权利要求1所述的数字锁相环电路，其中：

当所述第一相位滞后于所述第二相位时，所述第一检测值具有第一逻辑值，并且

当所述第一相位超前于所述第二相位时，所述第一检测值具有第二逻辑值。

3.根据权利要求1所述的数字锁相环电路，其中，所述相位频率检测器包括：

第一逻辑电路，其被配置为响应于所述参考信号而输出第一输出；

第二逻辑电路，其被配置为响应于所述反馈信号而输出第二输出；以及

第三逻辑电路，其被配置为响应于所述第二输出产生所述第一输出作为所述第一检测值。

4.根据权利要求3所述的数字锁相环电路，其中，所述相位频率检测器还包括：

第四逻辑电路，其被配置为基于所述第一输出和所述第二输出输出复位信号，使得所述第一逻辑电路和所述第二逻辑电路的状态被复位；以及

第五逻辑电路，其被配置为响应于所述参考信号而产生从所述第三逻辑电路输出的所述第一检测值作为所述第二检测值。

5.根据权利要求1所述的数字锁相环电路，其中：

当所述第一检测值的逻辑值从第一逻辑值改变成第二逻辑值时，所述第二检测值的逻辑值保持在所述第一逻辑值。

6.根据权利要求5所述的数字锁相环电路，其中：

响应于所述第一检测值的逻辑值被改变为第二逻辑值，所述第二检测值的逻辑值从所述第一逻辑值改变成所述第二逻辑值。

7.根据权利要求6所述的数字锁相环电路，其中：

当所述第二检测值的逻辑值从所述第一逻辑值改变成所述第二逻辑值时，所述第一检测值的逻辑值保持在所述第二逻辑值。

8.根据权利要求1所述的数字锁相环电路，其中：

随着所述反馈信号的频率的变化量变得小于第一参考值，在第一参考时间内所述第一检测值的第一逻辑值的数量与所述第一检测值的第二逻辑值的数量之比收敛到1:1，并且

随着所述反馈信号的频率的变化量变得大于第二参考值，在第二参考时间内所述第一检测值的第一逻辑值的数量与所述第一检测值的第二逻辑值的数量之比收敛到1:N，N为大于1的实数。

9.根据权利要求8所述的数字锁相环电路，其中：

随着所述反馈信号的频率的变化量收敛到所述第一参考值和所述第二参考值之间的第三参考值，在第三参考时间内所述第一检测值的第一逻辑值的数量与所述第一检测值的第二逻辑值的数量之比收敛到1:M，M是1和N之间的实数。

10.根据权利要求1所述的数字锁相环电路，其中：

无论所述反馈信号的频率的变化量如何，所述第二检测值的第一逻辑值的数量与所述第二检测值的第二逻辑值的数量之比收敛到1:1。