[发明专利]一种基于FPGA的集成电路验证系统及方法

权利要求书

1.一种基于FPGA的集成电路验证系统，其特征在于，包括：通过总线连接的仿真模块和FPGA板，所述仿真模块中包括接口单元，所述接口单元与所述FPGA板通过总线连接，所述接口单元用于实现所述仿真模块与FPGA板的数据交互，所述仿真模块中设置有待验证集成电路的周边电路，所述FPGA板上烧录有待验证集成电路的功能电路。

2.根据权利要求1所述的基于FPGA的集成电路验证系统，其特征在于，所述系统包括多块FPGA板，每块FPGA板上烧录有多个单元电路。

3.根据权利要求2所述的基于FPGA的集成电路验证系统，其特征在于，多块所述FPGA板分别通过总线与接口单元连接。

4.一种基于FPGA的集成电路验证方法，其特征在于，包括：

获取待验证集成电路；

将所述待验证集成电路划分为多个单元电路；

将所述多个单元电路分别设置于仿真模块及FPGA板上；

从所述仿真模块端进行验证；

获取集成电路输出结果；

对所述输出结果进行功能分析。

5.根据权利要求4所述的基于FPGA的集成电路验证方法，其特征在于，将所述待验证集成电路划分为多个单元电路具体包括：

将集成电路根据逻辑功能划分为多个功能电路；

将剩余电路及信号输入电路划分为周边电路。

6.根据权利要求5所述的基于FPGA的集成电路验证方法，其特征在于，将所述多个单元电路分别设置于仿真模块及FPGA板上具体包括：

将多个功能电路设置于FPGA板上；

将周边电路设置于仿真模块中。

7.根据权利要求4所述的基于FPGA的集成电路验证方法，其特征在于，从所述仿真模块端进行验证具体包括：

对所述仿真模块中的单元电路施加测试激励：

将施加测试激励后的所述单元电路的输出传输至所述FPGA板；

将所述FPGA板上多个单元电路的输出传输至所述仿真模块；

从所述仿真模块端输出验证结果。

8.根据权利要求4-7任一所述的基于FPGA的集成电路验证方法，其特征在于，所述方法还包括：

分别记录多个单元电路的输出。

9.根据权利要求8所述的基于FPGA的集成电路验证方法，其特征在于，对所述输出结果进行功能分析具体包括：

如果输出结果与预期结果相同则集成电路设计正确；

如果输出结果与预期结果不相同则获取各个单元电路的输出，确定设计错误的单元电路。