[发明专利]垂直堆叠的图像传感器

说明书

本发明涉及垂直堆叠的图像传感器。更具体而言，本申请公开了一种具有光电二极管芯片和晶体管阵列芯片的垂直堆叠图像传感器。光电二极管芯片包括至少一个光电二极管和从光电二极管芯片的顶表面垂直延伸的传输门。该图像传感器进一步包括堆叠于光电二极管芯片的顶部的晶体管阵列芯片。该晶体管阵列芯片包括控制电路和存储节点。该图像传感器进一步包括垂直堆叠于晶体管阵列芯片上的逻辑芯片。传输门从至少一个光电二极管向晶体管阵列芯片传送数据，并且逻辑芯片选择性地激活垂直传输门、复位门、源极跟随器门和行选择门。

本申请是申请日为2014年1月15日、发明名称为“垂直堆叠的图像 传感器”的中国专利申请201480011066.9的分案申请。

相关申请的交叉引用

本专利合作条约专利申请要求于2013年1月31日提交的并且名称为 “VerticallyStacked Image Sensor”的美国非临时专利申请13/756,459的优 先权，该专利申请的内容全文以引用方式并入本文。

技术领域

本发明整体涉及电子设备，并且更具体地涉及电子设备的图像传感 器。

背景技术

相机和其他图像记录设备通常使用一个或多个图像传感器，诸如电荷 耦合器件(CCD)传感器或互补金属-氧化物-半导体(CMOS)图像传感器。典 型的CMOS图像传感器可包括二维像素阵列，其中每个像素可包括诸如光 电二极管的光检测器以及激活每个像素的一个或多个晶体管。可在卷帘式 快门配置或全局式快门配置中实现图像传感器。

在卷帘式快门中，图像传感器内的每个像素逐行捕获光，然后逐行向 处理器读出所捕获的光。在这种配置中，在第一像素行从场景捕获光时以 及在最后像素行从场景捕获光时之间可能有时间延迟。因此，如果在第一 像素行和最后像素行之间在场景中存在移动，则移动可能被捕获为模糊的 线或其他运动伪影。在全局式快门中，每个像素都在同一时间捕获光 (即，具有相同的积分周期)，然后像素将光传输到存储部件，直到可由 处理器读出像素。在全局式快门配置中，捕获并在图像中再现的运动比卷 帘式快门更好，因为每个像素恰好在同一时间捕获光。然而，在这种配置 中，图像传感器通常必须包括用于每个像素的存储空间，这可能需要减小 分辨率或增加图像传感器的尺寸。

例如，图像传感器的分辨率通常取决于像素的数量，像素数量越高， 图像传感器的分辨率就越高。然而，随着分辨率增大，图像传感器裸片的 尺寸通常也增大。对于全局式快门配置的图像传感器而言，尤其存在尺寸 增大现象，其中每个像素包括光捕获元件(例如光电二极管)和存储部 件。因此，结合了全局式快门实施的图像快门通常比相同尺寸的卷帘式快 门图像传感器具有更低的分辨率。

此外，很多图像传感器可能会牺牲分辨率的提升而具有更小的尺寸。 例如，很多便携式电子设备诸如手机、平板电脑等可能包括相机，但相机 的图像传感器可能被设计成尽可能小。因此，便携式设备的很多相机可能 具有分辨率降低的图像传感器，使得它们可尽可能小。

发明内容

本公开的实例可以是一种电子设备的图像传感器。该图像传感器包括 在光电二极管芯片和晶体管阵列芯片之间分裂的像素阵列。光电二极管芯 片包括用于接收光的至少一个光电二极管或光门在一些实施例中，传输门 从光电二极管芯片的顶表面垂直延伸。图像传感器进一步包括与光电二极 管芯片进行通信的晶体管阵列芯片。晶体管阵列芯片包括与至少一个光电 二极管进行通信的浮置扩散节点、与至少一个光电二极管进行通信的复位 门、与浮置扩散节点进行通信的源极跟随器门，以及与源极跟随器门和浮 置扩散节点进行通信的行选择门。图像传感器进一步包括可操作地连接到 晶体管阵列芯片并与其进行通信的逻辑芯片。传输门从至少一个光电二极 管向晶体管阵列芯片传送数据，并且逻辑芯片选择性地激活垂直传输门、 复位门、源极跟随器门和行选择门。