[发明专利]一种JTE和掩埋FLR复合终端结构功率器件及其制备方法

权利要求书

1.一种JTE和掩埋FLR复合终端结构功率器件的制备方法，所述功率器件自上而下依次层叠设置有P型区、外延层、衬底层和阴极，阳极设置在P型区；其特征在于；在外延层的上方设置有P+区和JTE，所述P+区与所述JTE的一端连接；所述JTE的厚度0.3um到1.5um；JTE设置有一个或多个沟槽，所述沟槽的深度小于JTE的厚度的2/3；沟槽的底部设置有宽度与沟槽宽度一样的FLR；其特征在于，包括如下步骤：

1）在碳化硅晶片上生成氧化层；在氧化层上布设光刻胶；所述光刻胶开设有一个或多个FLR窗口；

2）通过光刻在所述氧化层表面形成光刻窗口；向下蚀刻穿透氧化层；继续向下蚀刻，形成深度为0.1um-2um高介电常数介质沟槽；

3）注入与外延层相反掺杂性质的离子；形成JTE和FLR；

4）在所述高介电常数介质沟槽中填充高介电常数介质；

5）在衬底生成阴极，在器件正面生成阳极。

2.根据权利要求1所述的功率器件的制备方法，其特征在于，包括如下步骤：

1）在碳化硅晶片上生成氧化层；在氧化层上布设光刻胶；所述光刻胶开设有一个JTE窗口；

2）通过光刻在所述氧化层表面形成光刻窗口；向下蚀刻穿透氧化层，形成JTE区；

3）在所述JTE区开设一个或多个深度为0.1um-2um的 FLR注入沟槽；

4）注入与外延层相反掺杂性质的离子；形成JTE和FLR；

5）在所述FLR注入沟槽中填充高介电常数介质；

6）在衬底生成阴极，在器件正面生成阳极。

3.根据权利要求1所述的功率器件的制备方法，其特征在于，所述终端结构的沟槽形状是矩形，梯形或U型中的一种；多个沟槽时，沟槽的宽度相等，沟槽之间间距从器件元胞区到芯片边缘逐渐增大；或者沟槽宽度从器件元胞区到芯片边缘逐渐减小而沟槽间间距相等。

4.根据权利要求1所述的功率器件的制备方法，其特征在于，所述沟槽中填充高介电常数介质，所述高介电常数介质为SiO₂、SiNx、Al₂O₃、AlN、HfO₂、MgO、Sc₂O₃、Ga₂O₃、AlHFOx、HFSiON材料中的一种或任意几种的组合。

5.根据权利要求1所述的功率器件的制备方法，其特征在于，所述功率器件包括PIN，SBD，MOSFET，IGBT或GTO；所述功率器件的制作晶圆材料包括硅，碳化硅，砷化镓，氮化铝，氮化镓，氧化镓或金刚石。