[发明专利]低k栅极间隔件及其形成

权利要求书

1.一种半导体结构，包括：

有源区，位于衬底上；

栅极结构，位于所述有源区上且位于所述衬底上方，所述栅极结构包括位于所述有源区上的共形栅极电介质并且包括位于所述共形栅极电介质上方的栅电极；以及

低k栅极间隔件，位于所述有源区上并且沿着所述栅极结构的侧壁，所述共形栅极电介质沿着所述低k栅极间隔件的第一侧壁垂直延伸；

抑制层，位于所述低k栅极间隔件和所述衬底之间，其中所述抑制层包括SiOR₃，其中R代表烷基；以及

沿着所述低k栅极间隔件的第二侧壁的额外的栅极间隔件，所述低k栅极间隔件设置在所述额外的栅极间隔件和所述栅极结构之间，所述额外的栅极间隔件直接接触所述有源区，其中所述低k栅极间隔件与所述有源区间隔开，

其中，所述低k栅极间隔件具有小于4.2的介电常数(k)值。

2.根据权利要求1所述的半导体结构，其中，所述低k栅极间隔件包括含碳材料。

3.根据权利要求1所述的半导体结构，其中，所述低k栅极间隔件具有等于或小于3.9的介电常数(k)值。

4.根据权利要求1所述的半导体结构，其中，所述额外的栅极间隔件包括氮化硅、碳氮化硅或它们的组合。

5.根据权利要求1所述的半导体结构，其中，所述低k栅极间隔件具有在与所述栅极结构的侧壁垂直的方向上延伸的在从3nm至8nm的范围内的厚度。

6.一种形成半导体结构的方法，包括：

在衬底上的有源区上方形成介电表面；

在所述有源区的暴露表面上形成抑制层；

在形成所述抑制层之后，沿着所述介电表面选择性地沉积低k间隔件，其中，在选择性地沉积所述低k间隔件期间，所述抑制层的上表面的部分保持没有所述低k间隔件；以及

在选择性地沉积所述低k间隔件之后，沿着所述低k间隔件形成栅极结构，

其中，所述低k间隔件具有小于4.2的介电常数(k)值。

7.根据权利要求6所述的方法，其中，所述介电表面包括氮化硅、碳氮化硅或它们的组合。

8.根据权利要求6所述的方法，其中，形成所述抑制层包括硅烷化工艺。

9.根据权利要求6所述的方法，其中，形成所述抑制层包括向所述有源区的暴露表面提供气体，所述气体包括具有R基团的硅。

10.根据权利要求6所述的方法，还包括去除所述抑制层的至少部分，在去除的所述抑制层的至少部分处形成所述栅极结构。

11.根据权利要求6所述的方法，其中，选择性地沉积所述低k间隔件包括使用原子层沉积(ALD)工艺。

12.根据权利要求6所述的方法，

其中，在形成所述抑制层之前：

所述介电表面以氢(H)终止，以及

所述有源区的暴露表面以羟基(OH)基团终止；

其中，形成所述抑制层包括对以羟基(OH)基团终止的所述有源区的暴露表面实施硅烷化工艺；以及

其中，在实施所述硅烷化工艺之后，选择性地沉积所述低k间隔件包括使原子层沉积(ALD)工艺中的前体的反应物与以氢(H)终止的所述介电表面反应。

13.根据权利要求6所述的方法，其中，所述介电表面是非低k栅极间隔件的表面。