[发明专利]一种基于FPGA的四通道视频转换电路及转换方法

权利要求书

1.一种基于 FPGA 的四通道视频转换电路，它包括复合视频分离模块、前端处理模块和显示模块，其特征在于：复合视频分离模块与前端处理模块导线连接，前端处理模块与显示模块导线连接。

2.根据权利要求1所述的一种基于 FPGA 的四通道视频转换电路，其特征在于：所述复合视频分离模块为解码芯片TW2867；解码芯片TW2867，解码芯片TW2867分离出4路ITU-RBT. 656信号；输入到前端处理模块的输入端。

3.根据权利要求1所述的一种基于 FPGA 的四通道视频转换电路，其特征在于：所述前端处理模块包括四个ITU-R BT. 656 解码模块、四个去隔行模块、四个写数据整理模块、四个读数据整理模块、多通道写入模块、多通道读取模块、数据封装模块、DDR2读写控制器，四个ITU-R BT. 656 解码模块的输入端分别与复合视频分离模块的四个输出通道连接；四个ITU-R BT. 656 解码模块的输出端分别与四个去隔行模块的输入端连接；四个去隔行模块的输出端分别与多通道写入模块输入端连接，多通道写入模块输出端与数据封装模块输入端连接，数据封装模块输出端与多通道读取模块输入端连接，多通道读取模块输出端分别与四个读数据整理模块输入端连接，四个读数据整理模块输出端与显示模块输入端连接；DDR2读写控制器与数据封装模块连接，DDR2读写控制器与DDR2存储器连接。

4.根据权利要求1所述的一种基于 FPGA 的四通道视频转换电路，其特征在于：显示模块包括HDMI驱动模块、四个ALPHA 混合模块和RGB转换模块，四个ALPHA 混合模块串联连接，HDMI驱动模块输出端与第一个ALPHA 混合模块输入端连接，第四个ALPHA 混合模块的输出端与RGB转换模块输入端连接，RGB转换模块输出端输出RGB信号。

5.一种基于 FPGA 的四通道视频转换电路的转换方法，它包括：

步骤1、视频解码芯片输出的复合视频信号通过复合视频分离模块分离为 4 路视频信号；

步骤2、前端处理模块的ITU-R BT. 656 解码模块首先侦测输入的视频信号中每行的起始位标志信号，以确定该行信号处于奇数行还是偶数行，同时确定该行信号是否为有效数据，并根据此设计出状态机，将状态设置为奇场有效数据前的空白数据状态、奇场有效数据状态、偶场有效数据前的空白数据状态、偶场有效数据状态或复位状态；不同状态时输出相应的指示信号，当处于有效数据状态时输出有效信号；

步骤3、隔行模块将输入的视频数据送入 DCFIFO 进行缓存与时钟域变换去隔行处理，以适应后级模块的处理；

步骤4、写数据整理模块首先将每 4 个 16 位的像素值拼接为 64 位数据以适应DDR2 控制器的 64 位接口，然后将数据输入至 DCFIFO 进时钟域变换，使数据频率与DDR2 读写控制器产生的供用户逻辑使用的时钟信号的频率同步，为保证每行的连续性，以行为单位进行数据读写；同时通用计数电路对改变位宽后的每行进行字节对齐操作，以计算每行长度；

步骤5、读数据整理模块将输入的数据通过 DCFIFO 进行位宽转换，将 64 位的数据还原为 16 位，同时频率变换为下一级所需的时钟频率；

然后将读出的数据写入第二个 DCFIFO，第二个DCFIFO 负责缓存数据供下一级读取，该 FIFO 读数据时去掉无效的视频数据，只读出有效的视频数据；

步骤6、DDR2 读写控制模块检测当前通道是否有写请求以及写数据长度，如有则将当前通道的读请求、读地址、视频数据输出至数据封装模块，若无则转至下一通道，一次写操作完成后转至下一通道，按照此规律依次循环将四个通道准备写入的数据输出；

步骤7、数据封装模块按照 DDR2 读写控制器 IP 工作时序对视频数据进行输出与接收；

步骤8、多通道读取模块首先检测当前通道是否有读请求以及读数据长度，如有则将当前通道的读请求、读地址输出至数据封装模块，并将当前通道的数据输出，若无则转至下一通道，一次读操作完成后也转至下一通道，按照此规律依次循环将四个通道读取的数据输出；

步骤9、显示模块将前端处理模块输出的信号进行处理后转换为RGB信号输出。