[发明专利]一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法

说明书

本发明涉及一种新型平面InAs/Si异质隧穿场效应晶体管的制备方法，包括以下步骤：选取Si衬底；在Si衬底上生长SiO₂层；在SiO₂层上淀积Si₃N₄层；以光刻胶掩膜，离子注入Si衬底形成TFET的漏极；以光刻胶掩膜，离子注入Si衬底形成TFET的源极；进行快速高温退火，激活在源极和漏极掺杂的杂质；使用MBE形成InAs沟道；使用ALD在InAs沟道上淀积栅氧化层；经过CMOS工艺，制得新型平面InAs/Si异质隧穿场效应晶体管。漏极在Si衬底上的选择性掺杂降低了漏端电阻以此来实现开态大电流，从而实现在提高I_on的同时优化SS和I_off。同时，本发明为平面器件结构，因此与CMOS工艺相兼容。

技术领域

本发明属于微电子技术领域，具体涉及一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法。

背景技术

以CMOS为核心的集成电路技术已经推进到10nm技术节点，MOSFET 器件的短沟道效应和量子效应问题日趋严重。在室温下，MOSFET亚阈值摆幅(SS)所能达到的极限是60mv/dec，因此传统微电子器件变得难以满足现代先进集成电路低功耗的设计要求。隧穿场效应晶体管(TFET)器件电流的产生机理是带带隧穿(BTBT)，而非电子和空穴的热注入，因此其摆幅能突破60mv/dec，从而成为一种具有超低亚阈值的低功耗器件。

根据WKB隧穿理论可知，隧穿几率受到载流子的有效质量和材料禁带宽度的影响，导致Si基TFET器件的开态电流达不到实际应用要求。具有较小禁带宽度的异质结TFET(HTFET)器件虽然可以显著提高TFET开态电流I_on，但为了保障器件正常工作时的稳定性，大多数HTFET器件结构会采用“搭桥”或者“漏空隔离”的方式形成器件隔离，这不仅仅增加了器件制作过程中的复杂程度还很难与CMOS器件工艺相兼容。因此在工艺条件限制下对于大多数HTFET的研究只停留在理论阶段，其结构实现难度大。

2013年DAPPA启动Low Energy Systems Technology(LEAST)项目提出的器件结构由于隔离需要使用湿法腐蚀形成Airbridge，完成“搭桥”，难以精确控制，这就导致有效隧穿面积无法精确控制。

在文献[Yuping Zeng,Chien-I Kuo,Chingyi Hsu,et al.Quantum Well InAs/AlSb/GaSb Vertical Tunnel FET With HSQ Mechanical Support[J].IEEETransactions On Nanotechnology,Vol.14,No.3,May 2015]中，作者提出使用湿法腐蚀形成“漏空隔离”，其工艺精度要求过高，且难以与传统CMOS 工艺相兼容。

目前，传统结构的HTFET主要存在两大问题：器件隔离工艺复杂及与 CMOS工艺难以兼容，器件制备存在困难。截止目前所提出的改进型HTFET 都存在一定的缺陷，无法同时解决上述两个问题。

因此，如何在提高I_on的同时优化SS和I_off，同时考虑工艺兼容性就变得很有必要。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种新型平面 InAs/Si异质隧穿场效应晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种新型平面InAs/Si异质隧穿场效应晶体管的制备方法，包括以下步骤：

S1、选取Si衬底；

S2、在所述Si衬底上生长SiO₂层；

S3、在所述SiO₂层上淀积Si₃N₄层；