[发明专利]超结金属氧化物半导体场效应晶体管及其制造方法

说明书

本发明提供了超结金属氧化物半导体场效应晶体管及其制造方法，该晶体管包括重掺杂衬底、外延层、深结、沟道区、栅氧区、栅极多晶硅、源极多晶硅、有源区、绝缘层、源极及漏极，其中，该栅极多晶硅覆设于所述栅氧区的边缘区域；该源极多晶硅覆设于所述栅氧区的中部区域，且所述源极多晶硅与所述栅极多晶硅之间具有间隔区域；该源极通过开设于所述绝缘层的接触孔与所述源极多晶硅接触。由此，本发明引入额外的漏极和源极电阻电容组合，并降低了漏极和栅极电容，能够抑制漏极和源极间电压的上升速率，并减小对栅极的反馈信号，从而有效缓解MOSFET器件的EMI特性。

技术领域

本发明涉及半导体技术领域，尤其涉及一种超结金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)及其制造方法。

背景技术

目前，超结MOSFET凭借其超深结、低导通电阻的特点，正逐步替代传统的平面MOSFET。由于超结MOSFET采用交替深PN结，利用横向电场夹断承压，所以当漏极和源极间电压使得深PN结发生夹断后，空间电荷随电压变化仅发生微小变化，即ΔQ/ΔV很小，从而漏极与源极间的电容Cds和栅极与漏极间电容Cgd也很小，这会造成晶体管器件的关断速度快，漏极与源极间的电压上升速率过高，又通过栅极与漏极间的电容Cgd反馈给栅极，从而引起栅极电压波动，造成晶体管器件在电路中产生EMI(电磁干扰)。

发明内容

本发明提供一种超结金属氧化物半导体场效应晶体管及其制造方法，以减小晶体管器件在电路中产生EMI。

本发明实施例提供一种超结金属氧化物半导体场效应晶体管，包括：

重掺杂衬底，具有第一导电类型；

外延层，覆设于所述重掺杂衬底上，具有所述第一导电类型，且所述外延层的边缘区域开设有沟槽；

深结，填充设置于所述沟槽，且具有第二导电类型；所述第二导电类型不同于所述第一导电类型；

沟道区，形成于所述深结的远离所述重掺杂衬底的端部区域、所述外延层的远离所述重掺杂衬底的端部区域的边缘部分、及部分的所述深结与所述外延层的邻接区域，且具有所述第二导电类型；

栅氧区，覆设于所述外延层的远离所述重掺杂衬底的端部区域和部分的所述沟道区；

栅极多晶硅，覆设于所述栅氧区的边缘区域；

源极多晶硅，覆设于所述栅氧区的中部区域，且所述源极多晶硅与所述栅极多晶硅之间具有间隔区域；

有源区，具有所述第一导电类型，形成于所述沟道区，且接触所述栅氧区设置；

绝缘层，覆设于所述源极多晶硅、所述栅极多晶硅、所述间隔区域及部分的所述有源区；

源极，覆设于所述有源区、所述绝缘层及所述沟道区上，且通过开设于所述绝缘层的接触孔与所述源极多晶硅接触；及

漏极，覆设于所述重掺杂衬底上远离所述外延层的一侧。

本发明实施例还提供一种超结金属氧化物半导体场效应晶体管的制造方法，包括：

基于具有第一导电类型的重掺杂衬底进行外延生长并掺杂所述第一导电类型的杂质，形成具有所述第一导电类型的外延层；

在所述外延层的边缘区域开设沟槽，通过外延生长并掺杂第二导电类型的杂质以填充所述沟槽，形成具有所述第二导电类型的深结；所述第二导电类型不同于所述第一导电类型；

在所述深结的远离所述重掺杂衬底的端部区域、所述外延层的远离所述重掺杂衬底的端部区域的边缘部分、及部分的所述深结与所述外延层的邻接区域定义沟道区域，并向所述沟道区域注入所述第二导电类型的杂质，形成具有所述第二导电类型的沟道区；