[发明专利]在断态期间具有高应力顺应性的HEMT晶体管及其制造方法有效
申请号: | 201810597967.0 | 申请日: | 2018-06-11 |
公开(公告)号: | CN109037324B | 公开(公告)日: | 2022-10-14 |
发明(设计)人: | F·尤克拉诺;A·齐尼 | 申请(专利权)人: | 意法半导体股份有限公司 |
主分类号: | H01L29/778 | 分类号: | H01L29/778;H01L21/335 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华;吕世磊 |
地址: | 意大利阿格*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 期间 具有 应力 顺应性 hemt 晶体管 及其 制造 方法 | ||
1.一种高电子迁移率晶体管(HEMT),包括:
半导体本体,所述半导体本体包括缓冲层、布置在所述缓冲层上的空穴供应层和布置在所述空穴供应层上的异质结构,
源极电极,其中所述空穴供应层由P型掺杂的半导体材料制成,并且所述源极电极与所述空穴供应层直接电接触,并且所述源极电极被配置为偏置所述空穴供应层并且由此引起所述空穴供应层将空穴从所述空穴供应层传输到所述缓冲层,以及
栅极,所述栅极被布置为与所述源极电极相距一定距离处并且与所述半导体本体直接电接触,所述栅极延伸到所述空穴供应层和所述缓冲层之间的界面,终止于所述缓冲层内部。
2.根据权利要求1所述的HEMT,其中所述异质结构包括布置在所述空穴供应层上的沟道层和布置在所述沟道层上的阻挡层,并且其中所述沟道层和所述阻挡层由包括III-V族元素的相应化合物材料制成。
3.根据权利要求2所述的HEMT,其中所述沟道层的厚度tu、所述空穴供应层的掺杂物种的表面浓度NA和所述空穴供应层的厚度tp中的至少一个使用以下方程式来确定:
其中q是元电荷;所述缓冲层的半导体材料具有带隙B;所述缓冲层具有价带和陷阱态距所述价带的距离EA;以及ε是所述空穴供应层的半导体材料的介电常数。
4.根据权利要求2所述的HEMT,其中所述沟道层具有在100nm与500nm之间的厚度tu,所述空穴供应层具有大于6·1016cm-2的掺杂物种的表面浓度NA,并且所述空穴供应层具有大于300nm的厚度tp。
5.根据权利要求2所述的HEMT,进一步包括:
绝缘层,所述绝缘层被布置在所述异质结构上;其中所述栅极延伸完全通过所述绝缘层。
6.根据权利要求2所述的HEMT,还包括:
漏极电极,所述漏极电极延伸到所述阻挡层和所述沟道层之间的界面,
其中所述栅极包括栅极电极,所述栅极电极包括金属区域和在所述金属区域与所述异质结构之间的P型掺杂氮化镓区域。
7.根据权利要求1所述的HEMT,其中所述缓冲层包括杂质,所述杂质被配置为产生促进空穴从所述缓冲层发射的陷阱态,从而在所述缓冲层内部形成负电荷层。
8.一种制造高电子迁移率晶体管(HEMT)的方法,所述方法包括:
在半导体衬底上形成半导体材料的缓冲层,
在所述缓冲层上形成空穴供应层,
在所述空穴供应层上形成半导体异质结构,以及
形成源极电极,
其中:
形成所述空穴供应层包括形成P型掺杂半导体材料层,
形成所述源极电极包括形成与所述空穴供应层直接电接触的所述源极电极,使得所述空穴供应层被配置为被偏置以将空穴从所述空穴供应层传输到所述缓冲层;以及
形成栅极,所述栅极被布置为与所述源极电极相距一定距离处并且与半导体本体直接电接触,所述栅极延伸到所述空穴供应层和所述缓冲层之间的界面,终止于所述缓冲层内部。
9.根据权利要求8所述的方法,其中形成所述异质结构包括:
在所述空穴供应层上形成III-V族半导体沟道层,以及
在所述沟道层上形成III-V族半导体阻挡层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810597967.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类