[发明专利]基于FPGA的SOM神经网络可配置模块化硬件实现方法在审

专利信息
申请号: 201810595873.X 申请日: 2018-06-11
公开(公告)号: CN108830378A 公开(公告)日: 2018-11-16
发明(设计)人: 王连明;杜琳;黄兆伟;贾艳杰 申请(专利权)人: 东北师范大学
主分类号: G06N3/06 分类号: G06N3/06;G06N3/08
代理公司: 芜湖思诚知识产权代理有限公司 34138 代理人: 郑直
地址: 130000 吉*** 国省代码: 吉林;22
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 硬件实现 可配置模块 人工神经网络 硬件描述语言 运行速度调整 智能信息处理 功能模块库 高级应用 模块组合 模型模块 软件实现 网络规模 应用需求 运行过程 资源占用 可配置 灵活的 通用的 应用 数字化 灵活 网络
【权利要求书】:

1.一种基于FPGA的SOM神经网络可配置模块化硬件实现方法,其特征在于包括以下步骤:

(1)根据SOM神经网络的整体运行过程,将模型模块化;

(2)采用硬件描述语言对各模块进行描述,完成模块的数字化,从而形成通用的硬件实现功能模块库;

(3)在实际应用时,根据需求通过将各模块组合,构造出所需的SOM神经网络硬件。

2.根据权利要求1所述的一种基于FPGA的SOM神经网络可配置模块化硬件实现方法,其特征在于:

利用MATLAB软件对SOM神经网络的学习和识别过程进行软件仿真;将SOM神经网络划分为五个主要的功能模块,首先分别对各个功能模块进行硬件实现,然后对其进行组合,最后实现目标SOM神经网络。

3.根据权利要求2所述的一种基于FPGA的SOM神经网络可配置模块化硬件实现方法,其特征在于,所述五个主要的功能模块包括:

a学习模块:完成网络的学习功能,调整和更新网络权值以及获得获胜神经元标号序列;

b数据处理模块:该模块具有三个功能,分别是数据获取、数据存储以及数据预处理,也就是将数据读入网络并转换成网络能够处理的数据形式再按照合理时序进行存储和输出;

c距离计算模块:计算输入与各个竞争层神经元的距离值;

d获胜神经元计算模块:根据距离计算模块得出的距离值,判断出最小距离,最小距离对应的竞争层神经元即为获胜神经元;

e显示模块:该模块能够判别出获胜神经元所对应的输入激励种类,同时将其以0到9的阿拉伯数字形式在数码管上显示出来。

4.根据权利要求1所述的一种基于FPGA的SOM神经网络可配置模块化硬件实现方法,其特征在于:

利用VHDL语言中的constant完成对关键变量的参数化设计;关键变量的值由设计文件中定义的常量表达式来描述,修改这些常量的值,就可以修改整个设计中被参数化的变量的值;通过对参数变量的设置实现网络的可配置性能。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东北师范大学,未经东北师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810595873.X/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top