[发明专利]一种在Cadence软件中自动删除无效过孔的方法在审
申请号: | 201810593168.6 | 申请日: | 2018-06-11 |
公开(公告)号: | CN108846198A | 公开(公告)日: | 2018-11-20 |
发明(设计)人: | 王增超;刘泽;李健 | 申请(专利权)人: | 山东超越数控电子股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 济南信达专利事务所有限公司 37100 | 代理人: | 刘继枝 |
地址: | 250100 山东省*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自动删除 菜单栏 工程师 冗余 删除 程序加载 调用序列 工作效率 开发语言 扩展功能 原软件 工作量 预留 开发 | ||
本发明公开了一种在Cadence软件中自动删除无效过孔的方法,该方法步骤如下:步骤1)修改Allegro软件的菜单栏,将Skill添加到菜单栏中;步骤2)修改目录下的文件,将所述的skill加入到调用序列中;步骤3)将文件放到目录下,在菜单栏中执行Delete Unconnected Via命令,就可以实现无效过孔的自动删除。本发明具有设计合理、使用方便、工作效率高等特点,由于在CadenceAllegro软件预留了Skill扩展程序加载接口,通过使用Allegro开发语言,使得PCB设计工程师可以在原软件基础上开发扩展功能,能快速的定位冗余过孔,不需要依据报表手工删除,依靠此Skill,Layout工程师可以快速的删除无效、冗余过孔,提高PCB设计工作的效率,有效降低PCB设计工程师的工作量。
技术领域
本发明涉及PCB Layout设计技术领域,具体地说是一种在Cadence软件中自动删除无效过孔的方法。
背景技术
在PCB Layout设计中,Layout工程师需要进行大量的布局布线工作,其中很容易产生冗余的操作,产生一些多余的过孔。这些冗余的过孔数据都会存在于设计文件中,不仅增大了数据文件的大小,而且还影响到整个设计文件数据库的准确性,严重的时候可能产生数据库错误,造成设计文件无法继续使用。
在设计文件交付生产之前,Layout工程师需要清除设计文件中所有的无效、无连接过孔,以降低PCB成品的短路风险。大型PCB在Layout设计时的工作量是相当巨大的,Layout作业的同时,不可避免的会有大量无效过孔产生,单纯依靠人工检查,时间消耗和工作量都非常庞大,而且结果往往不太理想。
Cadence软件作为知名的印制板设计工具,具有非常丰富而强大的功能。此软件使用一种特定的数据形式存储设计文件,并且每份设计文件都有相应的独立数据库支撑。数据库中主要有两类信息:物理信息和逻辑信息。
发明内容
本发明的技术任务是提供一种在Cadence软件中自动删除无效过孔的方法。
本发明的技术任务是按以下方式实现的:
一种在Cadence软件中自动删除无效过孔的方法,该方法步骤如下:
步骤1)修改Allegro软件的菜单栏,将Skill添加到菜单栏中;
步骤2)修改目录下的文件,将所述的 skill加入到调用序列中;
步骤3)将文件放到目录下,在菜单栏中执行Delete Unconnected Via命令,就可以实现无效过孔的自动删除。
所述的步骤1)中配置文件allegro.men的路径为C:\Cadence\SPB_16.6\share\pcb\text\cuimenus。
所述的配置文件allegro.men中相应位置添加作用为在菜单栏中添加相应的项目的代码。
所述的步骤1)中修改完菜单栏后,Check工具栏里增加Delete Unconnected Via一项。
所述的步骤2)中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
所述的步骤2)中目录下的文件为allegro.ilinit文件。
所述的步骤3)中文件为rm_nc_via.il。
所述的步骤3)中目录为C:\Cadence\SPB_16.6\share\local\pcb\skill。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东超越数控电子股份有限公司,未经山东超越数控电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810593168.6/2.html,转载请声明来源钻瓜专利网。