[发明专利]一种改善锁相环频率切换时间的方法

权利要求书

1.一种改善锁相环频率切换时间的方法，其特征在于：采用工控机、FPGA，包括如下步骤：

整机开机后在频率切换时设置频率，频率设置以后，通过FPGA对PLL进行频率切换控制：

步骤1：通过工控机给FPGA送鉴相频率和分频比；

步骤2：通过FPGA判断是否需要对PLL进行开环；

步骤3：FPGA通过预存的PLL的VCO预置数据，计算出需要的预置参数，给PLL的VCO预置DA电路送数据；首先判断是否需要重新送数据，如果需要即重新送数据；

步骤4：FPGA根据工控机送出的数据判断鉴相频率是否有改变，如果鉴相频率改变，则给PLL的鉴相器重新配置数据；

步骤5：通过FPGA对接收到的分频比进行运算，并将最终的分频比送给PLL的分频器；

步骤6：将PLL多设置一个宽带带宽，通过FPGA判断当前频率是否需要进行带宽控制，若需要，切换到PLL宽带带宽模式，进行带宽控制；

步骤7：判断步骤2中PLL是否开环；

若：判断结果是步骤2中PLL开环，则执行步骤8；

或判断结果是步骤2中PLL闭环，则执行步骤9；

步骤8：通过FPGA控制PLL闭环；

步骤9：切换到PLL的宽带带宽模式，再切换到窄带带宽模式，进行带宽控制；

开机时将VCO预置参数送到FPGA的寄存器上，寄存器的地址对应预置的DA电路，FPGA接收到分频比后判断当前频率对应的地址，从而调出预置参数；如果鉴相频率不一样，工控机送分频比的同时加上分频比识别控制，FPGA首先判断当前的鉴相频率，然后根据分频比来判断预置参数；配置VCO预置参数在开机时完成，对PLL的频率切换时间没有任何影响。