[发明专利]一种功率管驱动电路及驱动器

说明书

本发明提供了一种功率管驱动电路及驱动器，包括信号产生模块、驱动模块和放电保护模块；信号产生模块分别与所述驱动模块和所述放电保护模块连接，驱动模块连接功率管，放电保护模块分别与功率管和负载连接。本发明提供的一种功率管驱动电路及驱动器，在功率管关断后，负载上的剩余电荷和功率管漏极寄生电容能完全泄放，且提高了负载上电平的转化效率。

技术领域

本发明属于电路设计技术领域，更具体地说，是涉及一种功率管驱动电路及驱动器。

背景技术

驱动器电路工作原理是将输入的低压逻辑控制信号进行功率放大，进而驱动功率管工作在理想的开关状态下，降低其开关损耗，同时提高整体系统的效率和可靠性。功率管一般分为PMOS功率管及NMOS功率管，传统的驱动器电路都被应用于驱动NMOS功率管。相较于NMOS功率管，驱动PMOS功率管不需要自举电路结构，且能够使功率管更长时间导通和关断甚至一直处于导通状态。传统的驱动电路驱动工作电压20V以下的PMOS功率管十分普遍，往往集成于芯片中作为单片电路使用。但由于高压的PMOS功率管的源栅极电压差也不超过20V(最大不超过30V)，因此高压的PMOS功率管一般只能采用分立电路进行驱动，这样整体系统的功耗、效率、频率都极大的受到了限制。其次传统的驱动器没有放电回路，如果负载为大功率容性负载，这样在PMOS功率管关断后不能完全放电，使负载上电平转化效率降低。

发明内容

本发明的目的在于提供一种功率管驱动电路及驱动器，旨在解决由于驱动电路没有放电保护功能，功率管关断后不能完全放电，负载上电平转化效率降低。

为实现上述目的，本发明采用的技术方案是：提供一种功率管驱动电路，包括信号产生模块、驱动模块和放电保护模块；

所述信号产生模块分别与所述驱动模块和所述放电保护模块连接，所述驱动模块连接功率管，所述放电保护模块分别与所述功率管和负载连接；

所述信号产生模块输出高侧延迟信号至所述驱动模块并输出低侧延迟信号至所述放电保护模块，所述驱动模块根据所述高侧延迟信号得到驱动信号并将所述驱动信号输出至功率管；所述放电保护模块接收到所述低侧延迟信号并且所述功率管导通时，所述放电保护模块对所述功率管及所述负载进行放电处理。

进一步地，所述信号产生模块的第一输出端连接所述驱动模块的输入端；所述信号产生模块的第二输出端连接所述放电保护模块的输入端；

所述驱动模块的输出端连接功率管；

所述放电保护模块的输出端分别与所述负载和所述功率管相连。

进一步地，所述信号产生模块的电源端接入低电源电压；

所述驱动模块的第一电源端接入所述低电源电压；所述驱动模块的第二电源端接入高电源电压；

所述放电保护模块的电源端接入所述低电源电压。

进一步地，所述信号产生模块包括信号选择单元和死区时间单元；

所述信号选择单元的输入端为信号产生模块的输入端；所述信号选择单元的输入端包括第一输入端口和第二输入端口；所述信号选择单元的输出端连接所述死区时间单元的输入端；所述信号选择单元的电源端与所述死区时间单元的电源端共接形成所述信号产生模块的电源端；

所述死区时间单元的第一输出端为所述信号产生模块的第一输出端；所述死区时间单元的第二输出端为所述信号产生模块的第二输出端。

进一步地，所述信号选择单元包括与非门；所述与非门的第一输入端口、第二输入端口、输出端和电源端与所述信号选择单元的第一输入端口、第二输入端口、输出端和电源端一一对应。

进一步地，所述驱动模块包括脉冲信号产生单元、电平移位单元、触发单元、高侧缓冲单元和电压产生单元；