[发明专利]一种具有自刷新功能的抗单粒子翻转效应异步分频电路

说明书

本发明一种具有自刷新功能的抗单粒子翻转效应异步分频电路，包括多数表决电路和并联的三级计数分频模块，计数分频模块包括分频数配置电路和计数器电路。采用冗余结构、多数表决电路和自刷新方法大幅提升异步分频电路的抗单粒子翻转效应；通过冗余表决方式抑制单个分频电路中发生的单粒子翻转事件，且利用多数表决后输出频率信号对三个计数分频模块进行实时刷新控制，确保三个计数分频模块工作状态一致，消除了单粒子翻转效应在计数分频模块中的时序错误状态累积，大幅降低了异步分频电路的单粒子翻转概率，提高了集成电路在空间应用环境的可靠性。

技术领域

本发明涉及半导体集成电路领域，具体为一种具有自刷新功能的抗单粒子翻转效应异步分频电路。

背景技术

分频电路广泛应用于集成电路设计领域，诸如SoC芯片、DSP芯片、专用集成电路以及锁相环和数模转换器等，实现对时钟、数据以及控制等各类信号的分频。由于半导体集成电路结构自身特点，分频电路在空间辐射环境中极易受到空间电子、质子、光子、α粒子与重离子等粒子的干扰而发生单粒子翻转效应，导致分频电路状态发生错误，影响电子元器件正常工作，严重时可促使卫星和航天飞机等空间飞行器出现故障。

图1是一个分频数等于八的数字分频电路，该分频电路采用三个DFF触发器级联构成，输出信号clkout的频率等于输入信号clk频率的八分之一。在空间辐射环境中，假设触发器dff312受到单粒子轰击发生单粒子翻转效应，引起DFF触发器q端输出状态发生错误翻转，则输出信号clkout的频率将发生偏差，导致输出频率至少一个周期的频率不等于输入信号clk频率的八分之一。同样原理，数字电路中采用的其它数字分频电路也存在类似的单粒子翻转问题，降低了数字集成电路在空间辐射环境中工作的可靠性。

发明内容

针对现有技术中存在的问题，本发明提供一种具有自刷新功能的抗单粒子翻转效应异步分频电路，结构简单，易于实现，能够提高现有异步分频电路的抗辐射性能，减少异步分频电路在空间应用时的单粒子翻转概率，提高集成电路可靠性。

本发明是通过以下技术方案来实现：

一种具有自刷新功能的抗单粒子翻转效应异步分频电路，包括多数表决电路和并联的三级计数分频模块；

所述的计数分频模块包括分频数配置电路和计数器电路；分频数配置电路的输入端分别连接两个输入配置信号s2和s1，分频数配置电路输出端输出三个输出信号a1、a2和a3连接到计数器电路输入端；计数器电路的输入端分别连接输入配置信号s0，以及输入频率信号fin和复位信号reset，计数器电路的输出端输出分别连接到多数表决电路的输入端；

输入配置信号s2、s1和s0用于设定分频电路的分频数；复位信号reset用于对电路进行复位，重新设定分频电路的分频数；分频数配置电路用于对输入配置信号s2和s1进行译码，并输出三个输出信号对计数器电路的计数初始状态进行配置；计数器电路用于根据分频数配置电路的三个输出信号和输入配置信号s0进行计数初始状态设定，并进行递减计数，计数值达到特定数值时输出频率信号发生跳变；

所述的多数表决电路的输出端输出时钟输出信号fout，并分别与计数器电路的输入端相连；多数表决电路用于对三个输入信号进行表决处理，当三个输入信号有两个或两个以上是高电平时，多数表决电路输出高电平时钟输出信号fout，当三个输入信号有两个或两个以上是低电平时，多数表决电路输出低电平时钟输出信号fout。

优选的，分频数配置电路包括两个反相器、一个二输入或非门、两个二输入与非门和一个二输入与门，分频配置电路的两个输入端分别与输入配置信号s1和s2相连；

输入配置信号s1经反相器inv101输出输出信号a1；

输入配置信号s2经反相器inv102连接二输入或非门nor101输入端b，二输入或非门nor101输入端a连接反相器inv101的输出端，二输入或非门nor101的输出端输出输出信号a3；