[发明专利]栅极驱动单元及其驱动方法、栅极驱动电路和显示装置

权利要求书

1.一种栅极驱动单元，其特征在于，包括：

输入模块，所述输入模块与输入端和上拉节点相连，用于根据所述输入端提供的输入信号对所述上拉节点进行充电；

上拉模块，所述上拉模块分别与所述上拉节点、第一时钟信号端和输出端相连，用于在所述上拉节点的电压控制下根据所述第一时钟信号端提供的时钟信号生成输出信号；

复位模块，所述复位模块分别与所述上拉节点和所述输出端相连，用于对所述上拉节点的电压和所述输出信号进行复位；

自复位控制模块，所述自复位控制模块分别与所述输出端、第一复位端和所述复位模块相连，用于根据所述输出信号和所述第一复位端提供的复位信号输出自复位控制信号，并根据所述自复位控制信号控制所述复位模块进行复位工作；

其中，所述自复位控制模块与总复位端连接，还用于根据所述总复位端提供的总复位信号停止输出所述自复位控制信号，所述自复位控制模块包括：

第三晶体管，所述第三晶体管的第一端连接到第一预设电源，所述第三晶体管的控制端与所述栅极驱动单元的输出端相连；

第四晶体管，所述第四晶体管的第一端连接到所述第一复位端，所述第四晶体管的控制端与所述第三晶体管的第二端相连且具有第一节点；

第二电容，所述第二电容的一端与所述第一节点相连，所述第二电容的另一端与所述第四晶体管的第二端相连且具有第二节点，所述第二节点作为所述自复位控制模块的输出端；

第五晶体管，所述第五晶体管的第一端与所述第二节点相连，所述第五晶体管的控制端连接到所述总复位端；

第六晶体管，所述第六晶体管的控制端连接到所述总复位端，所述第六晶体管的第一端与所述第一节点相连，所述第六晶体管的第二端和所述第五晶体管的第二端连接到第二预设电源。

2.如权利要求1所述的栅极驱动单元，其特征在于，还包括：

下拉模块，所述下拉模块分别与所述输出端和总复位端相连，用于根据所述总复位端提供的总复位信号对所述输出信号进行复位；

噪声控制模块，所述噪声控制模块分别与第二时钟信号端和下拉节点相连，用于根据所述第二时钟信号端提供的时钟信号对所述下拉节点的电压进行上拉；

第一去噪模块，所述第一去噪模块分别与所述下拉节点和所述上拉节点相连，用于在所述下拉节点的电压控制下对所述上拉节点的电压进行去噪；

第二去噪模块，所述第二去噪模块分别与所述下拉节点和所述输出端相连，用于在所述下拉节点的电压控制下对所述输出信号进行去噪。

3.如权利要求2所述的栅极驱动单元，其特征在于，所述复位信号为多输出信号。

4.如权利要求2所述的栅极驱动单元，其特征在于，所述复位信号为所述第二时钟信号端提供的时钟信号。

5.如权利要求1所述的栅极驱动单元，其特征在于，所述输入模块包括：

第一晶体管，所述第一晶体管的第一端和控制端相连后连接到所述输入端，所述第一晶体管的第二端与所述上拉节点相连。

6.如权利要求5所述的栅极驱动单元，其特征在于，所述上拉模块包括：

第二晶体管，所述第二晶体管的第一端连接到所述第一时钟信号端，所述第二晶体管的控制端与所述上拉节点相连，所述第二晶体管的第二端作为所述栅极驱动单元的输出端；

第一电容，所述第一电容的一端与所述第二晶体管的控制端相连，所述第一电容的另一端与所述第二晶体管的第二端相连。

7.如权利要求1所述的栅极驱动单元，其特征在于，所述复位模块包括：

第七晶体管，所述第七晶体管的控制端与所述第二节点相连，所述第七晶体管的第一端与所述上拉节点相连，所述第七晶体管的第二端连接到所述第二预设电源；

第八晶体管，所述第八晶体管的第一端与所述栅极驱动单元的输出端相连，所述第八晶体管的控制端与所述第二节点相连，所述第八晶体管的第二端连接到所述第二预设电源。