[发明专利]半导体装置的制作方法

说明书

半导体装置的制作方法包括形成硬掩模层于基板上。多层光致抗蚀剂形成于硬掩模层上。蚀刻多层光致抗蚀剂，形成多个开口于多层光致抗蚀剂中，以露出部分硬掩模层。依角度方向性地提供离子至多层光致抗蚀剂，使离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在一实施例中，通过依角度导向的蚀刻离子，可方向性地蚀刻多层光致抗蚀剂，且蚀刻离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。在另一实施例中，通过依角度导向的注入离子，可方向性地注入多层光致抗蚀剂，且注入离子主要接触多层光致抗蚀剂中的开口侧壁而非硬掩模层。

技术领域

本公开实施例涉及半导体装置，更特别涉及对基板进行的方向性工艺。

背景技术

半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进步缩小装置尺寸，其中集成电路的几何尺寸如结构尺寸及间距缩小。然而缩小结构尺寸与间距常导致用于形成集成电路的光致抗蚀剂结构崩溃。

随着结构尺寸缩小，集成电路的复杂度增加。双镶嵌内连线结构包含平坦的内连线结构与多个内连线层，其增加装置整合的复杂度。低介电常数的介电材料用于搭配铜双镶嵌内连线结构。一些低介电常数材料为孔洞状，因此难以适当地控制蚀刻工艺，特别是在双镶嵌结构与其形成工艺。

在形成几何尺寸缩小且复杂度增加的进阶集成电路时，亟需改良移除层状物与材料中的工艺、材料、以及结构。

发明内容

本公开一实施例提供的半导体装置的制作方法，其中半导体装置位于基板上，且基板具有多层光致抗蚀剂于硬掩模层上，包括：蚀刻多层光致抗蚀剂，形成多个开口于多层光致抗蚀剂中，以露出部分硬掩模层；以及依角度方向性地提供多个离子至多层光致抗蚀剂，使离子主要接触多层光致抗蚀剂中的开口其侧壁而非硬掩模层。

附图说明

图1是一些实施例中，采用方向性工艺移除形成于基板上的层状物或材料的方法。

图2A至图2C是一些实施例中，以图1或图3的方法对基板进行工艺的附图。

图3是一些实施例中，对基板进行方向性蚀刻的附图。

图4是一些实施例中，采用方向性工艺移除形成于基板上的层状物或材料的另一方法。

图5A是一些实施例中，对基板进行方向性注入的附图。

图5B是一些实施例中，对基板进行灰化的附图。

图6是一些实施例中，采用方向性工艺移除形成于基板上的层状物或材料的又一方法。

图7A至图7D是一些实施例中，以图6的方法对基板进行工艺的附图。

图8是一些实施例中，采用方向性工艺移除形成于基板上的层状物或材料的再一方法。

图9A至图9C是一些实施例中，以图8的方法对基板进行工艺的附图。

附图标记说明：

100、400、600、800 方法

110、120、130、140、410、420、430、440、450、610、620、810、820、830 步骤

202、702、902 基板

204 硬掩模层

205 多层光致抗蚀剂

206 底层

208 中间层

210 顶层

212、218、226 开口

302、502、712、932 角度

704、914 第一区