[发明专利]一种混合调整型温度补偿带隙基准电路

权利要求书

1.一种混合调整型温度补偿带隙基准电路，其特征在于，包括启动电路(1)、低电压带隙基准电路(2)、非线性补偿电路(3)和温度曲率补偿电路(4)；

启动电路(1)的启动信号的输出端接低电压带隙基准电路(2)的启动信号的输入端口；所述启动电路(1)的启动信号的输入端接低电压带隙基准电路(2)的输出信号端口；启动电路(1)用于保证低电压带隙基准电路(2)正常工作；

低电压带隙基准电路(2)能够产生低温漂系数的参考基准电压，非线性补偿电路(3)能够产生非线性补偿电流，温度曲率补偿电路(4)能够产生温度曲率补偿电流，根据电流叠加原理，非线性补偿电路(3)产生的非线性补偿电流和温度曲率补偿电路(4)产生的温度曲率补偿电流加入到低电压带隙基准电路(2)，产生输出参考基准电压；

低电压带隙基准电路(2)包括运算放大器A1和运算放大器A2；启动电路(1)的启动信号的输出端分别接低电压带隙基准电路(2)的误差放大器A1和误差放大器A2的输出端，启动电路(1)的启动信号的输入端分别接低电压带隙基准电路(2)的误差放大器A1正向输入端和误差放大器A2正向输入端；

非线性补偿电路(3)包括：PMOS管PM4、PMOS管PM5、PNP型三极管Q3以及电阻R3；其中，PMOS管PM4的衬底与PMOS管PM5的衬底和电源VDD相连，PMOS管PM4的源极与PMOS管PM5的源极和电源VDD相连，PMOS管PM4的栅极与误差放大器A1的输出端相连，PMOS管PM5的栅极与误差放大器A2的输出端相连，PMOS管PM4的漏极与PMOS管PM5的漏极、电阻R3的一端以及PNP型三极管Q3的发射极相连，电阻R3的另一端与误差放大器A1的正输入端相连，PNP型三极管Q3的基极与PNP型三极管Q3的集电极和地线GND相连；

温度曲率补偿电路(4)包括：PMOS管PM6、PMOS管PM7、PMOS管PM8、PMOS管PM9、PMOS管PM10、PMOS管PM11、PMOS管PM12、PMOS管PM13、NMOS管NM1、NMOS管NM2、NMOS管NM3以及NMOS管NM4；其中，

PMOS管PM6的衬底与PMOS管PM7的衬底、PMOS管PM8的衬底、PMOS管PM9的衬底、PMOS管PM10的衬底、PMOS管PM11的衬底、PMOS管PM12的衬底、PMOS管PM13的衬底和电源VDD相连，PMOS管PM6的源极与PMOS管PM7的源极、PMOS管PM8的源极、PMOS管PM9的源极、PMOS管PM10的源极、PMOS管PM11的源极、PMOS管PM12的源极、PMOS管PM13的源极和电源VDD相连，PMOS管PM6的栅极与PMOS管PM8的栅极以及误差放大器A1的输出端相连，PMOS管PM7的栅极与PMOS管PM9的栅极以及误差放大器A2的输出端相连，PMOS管PM6的漏极与NMOS管NM1的漏极、NMOS管NM1的栅极以及NMOS管NM2的栅极相连，PMOS管PM7的漏极与PMOS管PM10的漏极、PMOS管PM10的栅极、PMOS管PM11的栅极以及NMOS管NM2的漏极相连，PMOS管PM8的漏极与PMOS管PM13的漏极、PMOS管PM13的栅极、PMOS管PM12的栅极以及NMOS管NM3的漏极相连，PMOS管PM9的漏极与NMOS管NM4的漏极、NMOS管NM4的栅极以及NMOS管NM3的栅极相连，PMOS管PM11的漏极与PMOS管PM12的漏极、电阻R4的一端以及电阻R5的一端相连，NMOS管NM1的衬底与NMOS管NM1的源极、NMOS管NM2的衬底、NMOS管NM2的源极、NMOS管NM3的衬底、NMOS管NM3的源极、NMOS管NM4的衬底以及NMOS管NM4的源极和地线GND相连。