[发明专利]伪静态随机存取存储器及其刷新的方法

说明书

本发明提供一种伪静态随机存取存储器及其刷新的方法，适用于伪静态随机存取存储器。刷新的方法包括提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在芯片致能信号的被致能时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。

技术领域

本发明涉及一种刷新的方法，尤其涉及一种伪静态随机存取存储器的刷新的方法。

背景技术

以下请参照图1，图1是现有的伪静态随机存取存储器的刷新的方法的波形示意图。在现有技术中，会利用信号产生器所提供的时脉信号以作为伪静态随机存取存储器中的基础时脉信号CLK。当芯片致能信号CE#同步于基础时脉信号CLK的切换状态而被致能时，可启动伪静态随机存取存储器，并使其开始执行相关动作。通过地址数据信号ADi，在芯片致能信号CE#被致能的时间区间中，地址数据W、A1-A3以及写入数据D1-D4可依序被接收。接着，子字线驱动信号RASB可被致能(拉低至低逻辑电平)，并用以启动伪静态随机存取存储器中所对应的子字线。其中，在子字线驱动信号RASB被致能的写入周期WC11中，将写入数据D1-D4写入至对应地址数据W、A1-A3的感测放大器中。

值得注意的是，在图1中，接续于写入周期WC11之后，基于刷新请求信号REFRQ被致能的状态下，伪静态随机存取存储器进入刷新周期RC1中。然而，由于此时新的写入周期WC21即将开始，导致刷新周期RC1的时间长度过短(仅有两个基础时脉信号CLK的周期)而无法有效地执行刷新动作。更重要的，在进入写入周期WC21的同时，刷新请求信号REFRQ被重置为禁能(逻辑低电平)的状态。如此一来，刷新动作无法有效的被进行，导致内部数据可能发生遗失的状态，降低伪静态随机存取存储器的数据可靠度。

发明内容

本发明提供一种伪静态随机存取存储器及其刷新的方法，可有效地执行刷新(Refresh)动作。

本发明的刷新的方法适用于伪静态随机存取存储器。刷新的方法包括：提供基础时脉信号；在第一时间点致能芯片致能信号以执行第一写入动作，并在芯片致能信号的被致能时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；以及，接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。

本发明的伪静态随机存取存储器包括刷新信号产生器、控制器、动态存储器阵列以及输入输出电路。刷新信号产生器产生刷新请求信号。控制器耦接刷新信号产生器。动态存储器阵列耦接控制器。输入输出电路耦接动态存储器阵列以及控制器。其中，控制器用以：接收基础时脉信号；接收在第一时间点致能的芯片致能信号以执行第一写入动作，并在芯片致能信号被致能的时间区间接收写入数据；在第一时间点后的延迟时间点致能子字线驱动信号，并在子字线驱动信号的被致能时间区间将写入数据写入至至少一选中感测放大器；以及，接收刷新请求信号，并依据芯片致能信号的被致能时间区间的结束时间点以判断刷新请求信号是否被致能，以决定启动刷新动作的时机。

基于上述，本发明通过调降致能芯片致能信号的第一时间点与致能子字线驱动信号的延迟时间点的时间差距，以回应相对早被致能的刷新请求信号以启动刷新动作。另外，在本发明实施例中，回应于相对晚被致能的刷新请求信号，本发明实施例提供在下一次写入动作完成后执行刷新动作。如此一来，本发明的伪静态随机存取存储器的刷新动作可有效被执行，维持其存储数据的稳定性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是现有的伪静态随机存取存储器的刷新的方法的波形示意图。