[发明专利]电阻式随机存取存储器（RRAM）单元及其形成方法

说明书

本申请的各种实施例涉及包括具有凹进的底部电极侧壁的电阻式随机存取存储器(RRAM)单元的集成电路及其形成方法，以减轻侧壁等离子体损伤的影响。在一些实施例中，RRAM单元包括下电极、数据存储元件和上电极。下电极包括分别在下电极的相对侧上的一对凹陷的底部电极侧壁。数据存储元件覆盖下电极并且包括一对存储侧壁。存储侧壁分别位于下电极的相对侧上，并且凹陷的底部电极侧壁与存储侧壁横向间隔开并且横向地位于存储侧壁之间。上电极覆盖数据存储元件。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及电阻式随机存取存储器(RRAM)单元及其形成方法。

背景技术

许多现代电子设备包括非易失性存储器。非易失性存储器是可以在没有电源的情况下存储数据的电子存储器。下一代非易失性存储器的一些有前途的候选者包括电阻随机存取存储器(RRAM)。RRAM具有相对简单的结构，并且与互补金属氧化物半导体(CMOS)逻辑制造工艺兼容。

发明内容

根据本发明的一个方面，提供了一种包括存储器单元的集成电路，其中，所述存储器单元包括：下电极，包括一对电极侧壁，其中，所述电极侧壁分别位于所述下电极的相对两侧上；数据存储元件，覆盖所述下电极并且包括一对存储侧壁，其中，所述存储侧壁分别位于所述下电极的相对两侧上，并且，所述电极侧壁与所述存储侧壁横向间隔开并且横向地位于所述存储侧壁之间；以及上电极，覆盖所述数据存储元件。

根据本发明的另一个方面，提供了一种用于形成包括存储器单元的集成电路的方法，所述方法包括：在衬底上形成下导电层；形成覆盖所述下导电层的数据存储层；形成覆盖所述数据存储层的上导电层；图案化所述上导电层、所述数据存储层和所述下导电层，以分别形成堆叠在所述衬底上的上电极、数据存储元件和下电极，其中，所述图案化在所述数据存储元件的存储侧壁中形成侧壁缺陷；以及对所述下电极实施蚀刻，以使所述下电极的电极侧壁分别相对于相邻的存储侧壁横向地凹进。

根据本发明的又一个方面，提供了一种集成电路，包括：下导线；下绝缘层，覆盖所述下导线；第一通孔，延伸穿过所述下绝缘层到所述下导线；以及存储器单元，覆盖并且直接位于所述第一通孔上，其中，所述存储器单元包括下电极、覆盖所述下电极的数据存储元件以及覆盖所述数据存储元件的上电极，其中，所述下电极的侧壁分别相对于所述数据存储元件的相邻侧壁横向地凹陷，其中，所述数据存储元件包括中央数据部分和一对外围数据部分，其中，所述外围数据部分分别位于所述中央数据部分的相对两侧上并且分别与所述数据存储元件的相邻侧壁邻接，其中，所述外围数据部分相对于所述中央数据部分具有升高的晶体缺陷浓度，并且，所述下电极的每个侧壁均横向地位于所述中央数据部分与所述外围数据部分中相邻的一个外围数据部分之间。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。

图1示出了包括具有凹陷的底部电极侧壁的电阻式随机存取存储器 (RRAM)单元的集成电路(IC)的一些实施例的截面图。

图2A至图2G示出了图1的IC的各种其他更详细的实施例的截面图。

图3示出了图2A至图2G的IC的一些更详细的实施例的放大的截面图。

图4、图5、图6A、图6B、图7A、图7B、图8、图9A、图9B和图 10至图19示出了用于形成包括具有凹陷的底部电极侧壁的RRAM单元的集成电路的方法的一些实施例的一系列截面图。

图20示出了图4至图5、图6A、图6B、图7A、图7B、图8、图9A、图9B和图10至图19的方法的一些实施例的流程图。

具体实施方式