[发明专利]半导体制造方法及半导体结构

说明书

本发明提供一种在三维存储器件中的台阶区形成接触孔的接触孔形成方法及使用了该方法的三维存储器件。该接触孔形成方法包括：形成具有包括第一台阶区和第二台阶区且由至少一个介质层和至少一个导电层交替堆叠而成的台阶区的半导体结构的步骤；形成第一台阶区接触孔及第二台阶区接触孔，直至第一台阶区接触孔与第一台阶层的导电层相接触的步骤；以及在第一台阶区接触孔的侧壁及底面形成保护层的步骤；消耗保护层，并使第二台阶区接触孔与第二台阶区的导电层相接触的步骤。

技术领域

本发明涉及半导体制造方法及使用了该半导体制造方法的半导体结构，尤其涉及在三维存储器件中的台阶区形成接触孔的方法及使用了该方法的三维存储器件。

背景技术

随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，通过将存储器单元三维地布置在衬底之上来提高集成密度。这种三维存储器件的技术研发是国际研发的主流之一。

众所周知，在半导体的版图中，有源区、多晶硅和金属层之间的连接都需要通过接触孔或导通孔来实现。对于三维存储器件中台阶区接触孔的形成，由于三维存储器件中台阶区的台阶层数较多，因此，在接触孔形成步骤中，为了保证低层台阶有足够的过刻蚀(Over Etch)深度，高层台阶容易出现刻蚀穿通(Punch Through)，从而无法满足工艺要求，进而使得产品良率降低。

针对这种情况，目前业界通常选用多块掩膜版，针对高层台阶和低层台阶来分别形成接触孔。

发明内容

发明所要解决的技术问题

在通过使用多块掩膜版来分别形成高层台阶和低层台阶的接触孔的现有技术中，随着三维存储器件中台阶区的台阶层数的增加，相应地需要增加掩膜版的数量，由此将会导致生产成本的大幅增加。

此外，由于需要使用不同的掩膜版来分别多次形成高层台阶和低层台阶的接触孔，制造工艺中的偏差不断累积变大，进而有可能导致最终产品无法满足工艺要求，使得产品良率降低。

解决技术问题所采用的技术方案

本发明是为了解决上述问题而完成的，其目的在于提供一种在三维存储器件中的台阶区形成接触孔的方法以及使用了该方法的三维存储器件。

本发明所涉及的接触孔形成方法用于形成三维存储器件中台阶区的接触孔，其特征在于，包括下述工序：

半导体结构形成工序，该半导体结构具有台阶区，所述台阶区包括第一台阶区和位于所述第一台阶区下方的第二台阶区，所述第一台阶区和所述第二台阶区均包含多个台阶结构，所述台阶结构由至少一个介质层和至少一个导电层交替堆叠而成；

接触孔第一形成工序，在所述第一台阶区及所述第二台阶区上，形成与所述第一台阶区的导电层对应的第一台阶区接触孔及与所述第二台阶区的导电层对应的第二台阶区接触孔，其中，所述第一台阶区接触孔与其对应的第一台阶区的导电层接触或者位于其对应的第一台阶区的导电层上方；

保护层形成工序，在所述第一台阶区接触孔的侧壁及底面形成保护层；以及

接触孔第二形成工序，使所述第二台阶区接触孔与其对应的第二台阶区的导电层接触，或者在使所述第二台阶区接触孔与其对应的第二台阶区的导电层接触的同时，使所述第一台阶区接触孔与其对应的第一台阶区的导电层接触。

优选为，在所述接触孔第一形成工序中，所形成的所述第二台阶区接触孔的深度比所述第一台阶区接触孔的深度要深。

优选为，在所述保护层形成工序中，还在所述第二台阶区接触孔的侧壁的至少一部分区域形成保护层，而所述第二台阶区接触孔的底面不形成保护层。

优选为，在所述接触孔第一形成工序中，根据所述台阶区所包含的所述台阶结构的数量来确定所述第一台阶区接触孔的深度。