[发明专利]多核互联二级缓存访问验证方法

说明书

本发明提供一种多核互联二级缓存访问验证方法，要解决的技术问题是多核互联二级缓存功能验证过程遇到的错误定位延时长、校验预期结果生成困难的问题。技术方案是通过一致性传输监测模块实时检测多核互联系统与各单核处理器、二级缓存和主存的交互，并将收集的传输信息发送给二级缓存预期生成器和校验模块。二级缓存预期生成器依据多核一致性协议，从全局内存精准控制模块中获得信息后，生成预期结果。校验模块负责预期结果与实际结果的对比，从而无延时实现多核互联对二级缓存访问的正确性判断。

技术领域

本发明涉及多核处理器验证技术领域，尤其涉及一种多核互联二级缓存访问验证方法。

背景技术

当前，随着对计算能力不断增长的需求，使得高性能处理器设计深耕于多核领域。而多核处理器对传统的多级高速缓存结构提出了更高的要求，各个单核之间的缓存(cache)如何高效、精确地进行数据一致性的维护成为研究难题。多核互联结构的提出，旨在依据缓存一致性协议，将各单核发出的各种类型访存传输转发至其他单核或者下一次缓存。但是，其执行结果预期依赖于传输种类与当前地址一致性属性，此种多样化特点也给多核验证领域带来巨大的挑战。

考虑到进一步提高多核互联的性能，设计人员往往在多核互联结构中增加二级缓存。当各单核内部的缓存对某一地址均出现数据缺失时，将由原先的直接向片外主存获取数据，转变为对二级缓存的访问，从而大幅减少访存延时。与之相对应的是，多核互联验证新增一个全新的维度，需要对二级缓存的访问与否与访问内容均进行校验。传统的验证流程是基于单核访问的方式来进行，当多核互联结构的二级缓存访问出现问题时，很难快速、精准定位。同时单核发出的传输类型多样化与当前缓存行处于各异的一致性状态均给二级缓存访问结果判断带来复杂度。使得多核互联二级缓存验证过程中出现错误定位延时长、校验预期结果生成困难。

发明内容

为了解决多核互联二级缓存功能验证过程遇到的错误定位延时长、校验预期结果生成困难的问题，本发明提供了一种支持实时校验，符合多核一致性协议预期精确生成的多核互联二级缓存访问验证方法。

本发明解决其技术问题所采用的技术方案是：

一种多核互联二级缓存访问验证方法，包括：

步骤1：将各单核处理器向多核互联系统发送的传输通过一致性传输监测模块实时检测，并将收集的传输信息发送给二级缓存预期生成器；

步骤2：二级缓存预期生成器对接收到的传输信息进行预处理，分拣出需要访问二级缓存的操作，并存放到缓存预期队列中；

步骤3：将多核互联系统向二级缓存发送的访问请求通过一致性传输监测模块实时观测，并将收集的传输信息发送给缓存校验模块；

步骤4：缓存校验模块根据步骤3接收的请求识别号从缓存预期队列中寻找是否存在此请求对应的预期结果，如果预期队列中不存在有效结果，或者预期队列中存在有效结果，但预期结果与实际结果不一致，则认为系统发生错误，将报错并提供错误信息；否则认为多核互联系统操作正确，继续执行步骤5；

步骤5：将二级缓存向多核互联系统发送的反馈信息通过一致性传输监测模块实时观测，并将收集的传输信息发送给二级缓存预期生成器；

步骤6：二级缓存预期生成器按照步骤5收集的二级缓存反馈信息，从全局内存精准控制模块中获得各核缓存行状态，判断是否需要再次访问二级缓存，如果需要访问，则更新缓存预期队列中对应表项信息；如果无需访问，则将缓存预期队列中对应表项信息删除；同时判断是否需要访问主存，如果需要，则存放到主存预期队列中；

步骤7：将多核互联系统对主存发起的访问请求通过一致性传输监测模块实时观测，并将收集的传输信息发送给主存校验模块；