[发明专利]一种提升器件栅控能力的方法在审
| 申请号： | 201810556671.4 | 申请日： | 2018-05-31 |
| 公开（公告）号： | CN108807406A | 公开（公告）日： | 2018-11-13 |
| 发明（设计）人： | 黄胜男;罗清威;李赟 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L27/11531 | 分类号： | H01L27/11531;H01L27/11536;H01L27/11521 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 多晶硅层 器件区 外围区 提升器件 二氧化硅层 多晶硅 衬底 沉积 刻蚀 去除 氧化物 耗尽 半导体 金属 | ||
1.一种提升器件栅控能力的方法，其特征在于，包括以下步骤：
提供衬底，所述衬底分为器件区和外围区；
在所述衬底上沉积第一多晶硅层；
在第一多晶硅层上沉积二氧化硅层；
去除所述器件区上的二氧化硅层；
在所述器件区的第一多晶硅层上沉积第二多晶硅层；
去除所述外围区上的二氧化硅层；以及
刻蚀所述器件区上的第二多晶硅层和第一多晶硅层形成第一栅极，刻蚀所述外围区上的第一多晶硅层形成第二栅极。
2.如权利要求1所述的提升器件栅控能力的方法，其特征在于，第一多晶硅层和第二多晶硅层的厚度范围均为95纳米～105纳米。
3.如权利要求1所述的提升器件栅控能力的方法，其特征在于，采用湿法刻蚀工艺去除所述二氧化硅层。
4.如权利要求3所述的提升器件栅控能力的方法，其特征在于，所述湿法刻蚀工艺包括采用氢氟酸去除所述二氧化硅层。
5.如权利要求1所述的提升器件栅控能力的方法，其特征在于，在所述器件区的第一多晶硅层上沉积第二多晶硅层的同时，所述第二多晶硅层还形成在所述外围区的二氧化硅层上，在去除所述外围区上的二氧化硅层之前，采用化学机械研磨的方法去除所述外围区上的第二多晶硅层。
6.如权利要求1所述的提升器件栅控能力的方法，其特征在于，所述器件区衬底上包括依次设置的隧道氧化层、浮栅层和栅极氧化层。
7.如权利要求6所述的提升器件栅控能力的方法，其特征在于，所述栅极氧化层包括依次层叠设置的氧化物层、氮化物层和氧化物层。
8.如权利要求1所述的提升器件栅控能力的方法，其特征在于，刻蚀所述器件区上的第二多晶硅层和第一多晶硅层形成第一栅极的步骤包括：在所述第二多晶硅层上涂光刻胶并进行图案化，接着以图案化的光刻胶为掩膜刻蚀所述第二多晶硅层和所述第一多晶硅层形成第一栅极。
9.如权利要求1所述的提升器件栅控能力的方法，其特征在于，刻蚀所述外围区上的第一多晶硅层形成第二栅极的步骤包括：在所述第一多晶硅层上涂光刻胶并进行图案化，接着以图案化的光刻胶为掩膜刻蚀所述第一多晶硅层形成第二栅极。
10.如权利要求9所述的提升器件栅控能力的方法，其特征在于，在刻蚀形成第二栅极之后，还包括以下步骤：进行湿法清洗。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810556671.4/1.html，转载请声明来源钻瓜专利网。
- 上一篇：三维存储器及其制作方法
- 下一篇：半导体器件及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
