[发明专利]增强型CMOS传感器发光二极管单元结构

说明书

本发明公开了一种增强型CMOS传感器发光二极管单元结构，包括一P型基底，P型基底的上表面开设有一倒圆锥型槽；一N型掺杂层，形成在倒圆锥型槽的表面；一P型掺杂层，形成在N型掺杂层的表面，P型掺杂层的上端面与N型掺杂层的上端面以及P型基底的上表面平齐；一氮化层，形成在P型掺杂层的表面以及形成在相互平齐的P型掺杂层上端面、N型掺杂层上端面、和P型基底上表面的表面，并构成倒圆锥型部分和倒圆锥型部分上端外围的平面部分；一氧化层，形成在氮化层的倒圆锥型部分和平面部分的表面；二金属电极，其中一金属电极与N型掺杂层接触，另一金属电极与P型掺杂层接触。本发明能够增强量子转换效率，降低成本。

技术领域

本发明涉及半导体制造领域，尤其涉及图像传感器领域，具体说是一种增强型CMOS传感器发光二极管单元结构。

背景技术

CMOS图像芯片在像素级把电荷转换成电压，而大部分的功能则集成进芯片。这样所有功能可通过单一电源工作，并能够实现依照感兴趣区域或是开窗灵活读出图像。

CMOS图像传感器基本上是嵌入了如模数转换(ADC)、相关双采样(CDS)、时钟生成、稳压器等系统级芯片(System-On-Chip，SOC)结构，或是影像后处理等功能，而这些以前都是应用系统级设计才有的功能。现在的CIS通常是依照从180nm到近期55nm的1P5M工艺生产，允许像素设计加入非常高的转换因子，便于结合列增益放大。进而CIS芯片衬底偏压稳定性差且芯片上的电路更多，所以带有更显著的噪声干扰。

噪声主要由两个因素造成：1/f闪烁噪声和热噪声。在MOS器件和各放大单元中，闪烁噪声是技术工艺误差生成的缺陷，将电荷困于栅极氧化物内所造成的结果。电荷进出这些“陷阱”，造成晶体管通道内的电流不稳定。这些是本证工艺伴随的噪声缺陷。对于CIS芯片，除去减少本证逻辑电路的噪声干扰，提升像素区光电转换过程中本身的量子效率对于提高信噪比和光感灵敏度有很大帮助。

量子效率(Qμantμm efficiency,QE)是直接影响图像传感器光电性能的因素，因为光电转换效率的任何损耗都会直接减低信噪比(Signal-To-Noise-Ratio，SNR)。它的影响是多方面的，因为当散粒噪声(信号的平方根)是主要噪声源时，量子效率不单是信噪比的被除数(信号)，同时也是除数(噪声)。

CIS在量子效率改进方面累积的技术工艺发展相对较迟缓。基于硅物质的物理特性，较长的波长能穿透光敏转换地带，所以可以使用厚的外延材料来增加红色和近红外线波长的量子效率。

根据比尔朗伯定律(Beer-Lambert law)，被吸收的能量是与介质的厚度成指数关係。高端CIS利用较厚的硅物质和背照(back side illμmination,BSI)工艺以恢复高宽带量子效率和近红外线(near infrared,NIR)敏感度。然而Si外延层厚度可控范围小且对蓝光和红光成反向量子效率对应关系。

像素区光电二极管Si表面的特殊图形结构化是可以减少入射光反射提高衍射和散射几率增强吸收强度进而增强光电量子转换效率的最佳工艺手法。

针对增强的量子效率，要求c-Si内的强衍射和抗反射效应，延长c-Si内的光路长度，在此基础上需要严苛和复杂的工艺用以制备具有绝对临界角度的内嵌式倒角Si结构。

现有主流Si表面特殊图形化工艺瓶颈和挑战如下：

c-Si中具有低反射率和高吸收效率的随机针状表面；而小节距尺寸的CIS像素包含随机但有限数量的结构，导致像素特性的大偏差，例如PRNΜ(光响应不均匀性)，不适合高质量均匀的2D成像功能。

内嵌式倒角Si结构的绝对临界角度制成严苛致使制备工艺复杂成本高且均匀性面临极大挑战。

在传统的设计结构中(如图1所示)，由于si介质表面为平面，光经过反射，折射，只有一次光吸收，光的吸收效率低，量子转换效率也低。