[发明专利]闪存浮栅极板间电容的晶圆允收测试图形

权利要求书

1.一种闪存浮栅极板间电容的晶圆允收测试图形，其特征在于，包括：

多个有源区，所述有源区呈条形结构且平行排列，所述有源区通过场氧对半导体衬底隔离而成；

多条浮栅，在各所述有源区的正上方都设置有一条对应的所述浮栅，所述浮栅和对应的所述有源区俯视面结构相同且自对准；

控制栅，覆盖在晶圆允收测试图形区域内的各所述浮栅的顶部并延伸到各所述浮栅周侧的所述场氧上并呈一整块结构；

两条以上金属线，各所述金属线呈条形结构且平行排列，且各所述金属线的长度方向和所述有源区的长度方向垂直；

所述金属线分成第一电极金属线和第二电极金属线，所述第一电极金属线都连接到第一衬垫，所述第二电极金属线都连接到第二衬垫；

将所述浮栅按顺序编号，奇数编号的各所述浮栅通过通孔连接顶部对应的所述第一电极金属线，偶数编号的各所述浮栅通过通孔连接顶部对应的所述第二电极金属线。

2.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述半导体衬底为硅衬底。

3.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述场氧为浅沟槽场氧。

4.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述晶圆允收测试图形位于划片道上。

5.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述浮栅由多晶硅组成。

6.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述控制栅由多晶硅组成。

7.如权利要求6所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：各所述金属线底部的所述控制栅对应的多晶硅被挖除，使所述浮栅顶部的通孔直接连接对应的所述金属线。

8.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述第一衬垫和所述第二衬垫位于所述金属线的长度方向的两侧以及所述第一电极金属线和所述第二电极金属线交替排列组成叉指状结构。

9.如权利要求1或8所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述闪存浮栅极板间电容的通过测试所述第一衬垫和所述第二衬垫之间的总电容得到，且所述闪存浮栅极板间电容为所述总电容和所述浮栅条数减1的商。

10.如权利要求1所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述浮栅和所述有源区之间形成由隧穿介质层，在所述浮栅和所述控制栅之间形成有栅间介质层。

11.如权利要求7所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：各所述金属线底部的所述控制栅对应的多晶硅的挖除工艺采用芯片的外围电路的多晶硅栅刻蚀工艺。

12.如权利要求4所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：闪存形成于芯片区域中。

13.如权利要求12所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述晶圆允收测试图形的有源区的宽度和所述芯片区域中的有源区的宽度相同。

14.如权利要求13所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：所述闪存的技术节点为55nm以及50nm以下。

15.如权利要求8所述的闪存浮栅极板间电容的晶圆允收测试图形，其特征在于：对于各条所述浮栅，所述浮栅的顶部形成有多个等间距的所述通孔，并通过所述通孔连接到对应的所述金属线上。