[发明专利]基于温度的CMOS工艺器件抗辐射加固方法

说明书

本发明涉及一种基于温度的CMOS工艺器件抗辐射加固方法，该方法提高了CMOS工艺器件抗总剂量能力，解决了CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效的问题。其包括1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；2)确定调节电流及将CMOS工艺器件进行封装；2.1)在基片上制作加温电阻；2.2)对基片进行加热，将基片加热至最优退火温度值，确定此时的电流值为调节电流；2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量的能力。

技术领域

本发明涉及半导体器件抗辐射加固技术领域，具体涉及一种基于温度的CMOS工艺器件抗辐射加固方法，用于CMOS工艺器件抗总剂量的加固。

背景技术

工作在航天电子系统中的电子器件不可避免地遭受环境中粒子辐射的影响，从而造成电子器件性能退变，甚至功能失效，严重威胁着航天器工作的可靠性，因此电离总剂量效应是空间电子器件面临的重要问题。目前，空间电子器件抗总剂量的加固方法主要采用屏蔽加固和工艺加固两种方法，屏蔽加固方法通过对系统抗辐射性能弱的器件增加铅等屏蔽层，阻挡射线粒子对器件的辐照，但屏蔽加固对空间高能粒子作用有限，且会额外增加航天器载荷；而工艺加固主要是通过改变氧化层工艺过程，或采用特殊的器件工艺结构，存在耗时耗力，且成本高等缺点。因此，需要一种便捷、新型的抗辐射加固方法以提高电子器件抗辐射性能，从而满足空间应用需求。

发明内容

为了更有效、更简单的提高CMOS工艺器件抗总剂量能力，解决CMOS器件在空间辐射中长时间应用，使电子器件性能退变，甚至功能失效，严重威胁航天器工作可靠性的问题，本发明提供了一种基于温度的CMOS工艺器件抗辐射加固方法。该方法能够克服现有屏蔽加固对空间高能粒子作用有限，且会额外增加航天器载荷，而现有工艺加固存在耗时耗力，且成本高等缺点。

本发明的技术方案是：

一种基于温度的CMOS工艺器件抗辐射加固方法，包括以下步骤：

1)确定待加固CMOS工艺器件的最优退火温度和最佳退火时间；

2)确定调节电流，将CMOS工艺器件进行封装；

2.1)在基片上制作加温电阻，采用电阻加温，具有很好的抗辐射性能；

2.2)对基片进行加热，将基片加热至最优退火温度，确定此时的电流值为调节电流；

2.3)将待加固的CMOS工艺器件与基片连接、封装，同时在CMOS工艺器件的管壳中增加温度控制管脚；

3)根据步骤1)获得的最佳退火时间和步骤2.2)确定的调节电流对待加固的CMOS工艺器件进行加热，从而提高CMOS工艺器件的抗总剂量。

进一步地，步骤1)具体包括以下步骤，

1.1)选取待加固的同批次CMOS工艺器件，分A、B两组，对A组和B组器件进行常规封装，并开展电学性能测试，筛选出性能稳定的器件；

1.2)对A组样品进行总剂量辐照实验，获得该批次实验样品抗总剂量辐射的能力；

1.3)对B组器件进行总剂量辐照实验，累积辐照总剂量至步骤1.2)过程中总剂量值的80％；

1.4)将步骤1.3)辐照后的样品进行再次分组，将各组样品进行不同温度的退火实验，在不同温度值的退火过程中选取数个时间点，对各组器件的电特性进行测试；

1.5)在步骤1.4)的测试结果中选取电特性测试恢复最快的温度条件为最优退火温度，性能恢复到退火前的10％以内所对应时间为最佳退火时间。