[发明专利]一种用于虚拟现实的显示芯片

说明书

本发明涉及虚拟现实技术领域，尤其涉及一种用于虚拟现实的显示芯片。所述用于虚拟现实的显示芯片，包括：一个单晶硅基底（101）和一个驱动电路层（102）、位于驱动电路层（102）表面的一个键合区层（103）、一个阴极像素层（104）、一个彩色光发射层（105）、一个透明共阳极层（106）、一个单层薄膜封装层（107）、和一个玻璃封盖（108）。本发明的用于虚拟现实的显示芯片采用单晶硅作为基底，芯片的尺寸小于1英寸，有利于显示芯片与虚拟现实终端的集成，携带方便，便于实现虚拟现实设备的小型化和轻型化。

技术领域

本发明涉及虚拟现实技术领域，尤其涉及一种用于虚拟现实的显示芯片。

背景技术

虚拟现实技术(Virtual reality简称VR)即通过计算机图形学、机电技术、电子技术等技 术构造出一个模拟现实的模型并人机交互，产生和现实世界中相同的反馈信息，使人们得到 与真实世界中同样的感受。这种技术的研究始于六十年代，由于该技术难度大，涉及的范围 广，对计算机性能要求高，因此最早用于军用飞机飞行模拟及核反应研究。随着显示技术、 高速图形加速处理技术、多媒体技术、跟踪系统技术等方面的迅速发展，以及并行处理技术、 与传统程序设计方法所不同的面向对象的程序设计方法的发展，虚拟现实技术已逐渐应用到 航空航天、建筑、医疗、教育、艺术、体育等领域中并开始普及化发展。

显示芯片作为虚拟显示的显示终端对于虚拟现实的实现和沉浸体验具有至关重要的作用。传统的用于虚拟现实的显示芯片综合效果差，这主要体现在：1、芯片大而笨重，携带不方便；2、分辨率低，清晰度差，近眼显示效果不好；3、成本高。

所以，提供一种新型用于虚拟现实的显示芯片成为我们要解决的问题。

发明内容

为解决背景技术中的问题，本发明提出了一种用于虚拟现实的显示芯片。

为了实现上述目的，本发明采用了如下技术方案：

一种用于虚拟现实的显示芯片，所述用于虚拟现实的显示芯片，包括 ： 一个单晶硅基底和一个驱动电路层、位于驱动电路层表面的一个键合区层、一个阴极像素层、一个彩色光发射层、一个透明共阳极层、一个单层薄膜封装层、和一个玻璃封盖。

优选的，所述单晶硅基底的尺寸小于1英寸。

优选的，所述驱动电路层所采用 CMOS 集成电路工艺制成，其晶体管特征尺寸为0.90 微米至 0.35 微米，支持双电压或多电压区域，模拟电路电压范围为 -5V 至 +5V，数字电路电压为 +1V 至 +5V ；所述驱动电路层包含一个晶体管层、一个晶体管至金属连线层的连接孔层、一个或多个金属连线层，一个或多个金属连线层间的通孔层、一个位于阴极像素层之下的通孔和位于透明共阳极层之下通孔阵列。

优选的，所述阴极像素层介质为Ag，阴极像素层采用PECVD法制备，采用光刻技术刻蚀成单个像素面积小于5微米×5微米，像素间隔小于1微米。

优选的，所述彩色光发射层为采用旋转涂覆、热蒸发、真空灌注、热转印或者转移方法制备具备自发光功能的发光二极管。

优选的，所述透明共阳极层为高功函数无机半导体材料的和高导电金属的混合膜，所述高功函数无极半导体材料选自氧化钼、氧化钨、五氧化二钒中的一种或多种，所述高导电金属选自金、银、铜、钛中的一种或多种，所述透明共阳极层的厚度为10-20 nm。

优选的，所述的键合区层位于驱动电路层表面，所述键合区层用于向外引出电源、数据信号和测试信号，键合区层集中分布在单晶硅基底一侧以利于向外引线和封装。

优选的，所述的单层薄膜封装层为采用原子层沉积技术制备的TiO2，所述的单层薄膜封装层的厚度为15-25 nm，单层薄膜封装层制备前采用光刻工艺和PECVD的方法对所述键合区层上方生长一层聚酰亚胺薄膜对键合区层进行保护，防止由于单层薄膜封装层的制备造成键合区层的污染。